설계·EDA·IP시놉시스 임베디드 메모리 IP, 인텔 18A서 PPA 개선 입증
임베디드 메모리가 AI 및 HPC SoC에서 전체 다이 면적의 절반 이상을 차지하며 대역폭, 지연시간, 에너지 효율을 제약하는 요인으로 지목됐다. 시놉시스는 게이트올어라운드(GAA) 소자와 후면전력공급망(BSPDN) 기술로의 전환에 맞춰 임베디드 메모리 IP를 디바이스 인식 아키텍처, 전력 최적화 설계, 구성 가능한 컴파일러로 대응한다고 밝혔다. 백서는 인텔 18A 공정에서 제작한 SRAM 및 레지스터 파일 테스트칩의 실리콘 결과를 제시했으며, 밀도는 5~10% 개선됐고 등전력(ISO-power) 성능은 최대 약 4% 향상됐다고 설명했다. 인텔의 리본펫(RibbonFET)과 파워비아(PowerVia) 기술이 PPA 개선과 첨단 공정 통합 리스크 감소에 기여한다고 덧붙였다.
Semiconductor Engineering영문 원문