현장에서 마주치는 말
정의에 수치를 넣지 않았습니다. 수치는 낡고, 낡은 수치는 정의를 통째로 틀리게 만듭니다. 최신 값이 필요하면 가격표와 공정 노드 표로 보냅니다.
분야로 보기
공정에서 산업까지, 현장에서 쓰는 말을 분야별로 묶었습니다.
공정
ALD중급해설
Atomic Layer Deposition원자층 단위로 막을 한 겹씩 쌓는 증착. 두께를 정밀하게 통제할 수 있어 GAA 구조에서 비중이 커졌다.
CMP중급해설
Chemical Mechanical Polishing화학과 연마를 함께 써서 표면을 평탄하게 만드는 단계. 층을 쌓아 올리려면 매번 바닥이 평평해야 한다.
DUV중급해설
Deep Ultraviolet LithographyEUV 이전 세대의 노광. 이머전(물에 담가 해상도를 높인) 방식과 멀티패터닝을 조합해 아직도 대부분의 층을 찍는다.
EUV중급해설
Extreme Ultraviolet Lithography극자외선을 쓰는 노광 방식. 파장이 짧아 미세 패턴을 한 번에 그릴 수 있지만 장비를 만드는 곳이 사실상 한 곳뿐이라 공급이 곧 지정학이 된다.
High-NA EUV고급해설
High-NA EUV렌즈의 개구수를 키운 차세대 EUV. 해상도를 더 올리는 대신 한 번에 찍는 면적이 줄어 설계·수율 양쪽에 새 제약을 만든다.
결함밀도고급해설
Defect Density단위 면적당 치명 결함의 수. 다이 크기와 함께 수율을 결정하는 값이라 새 노드의 성숙도를 가늠하는 지표로 쓰인다.
공정 노드입문해설
Process Node공정 세대를 부르는 이름. 지금의 "2nm" 같은 표기는 물리 치수가 아니라 마케팅 명칭이라 회사 간 직접 비교가 되지 않는다.
노광입문해설
Photolithography빛으로 회로 패턴을 웨이퍼에 새기는 단계. 이 단계의 해상도가 곧 공정 미세화의 한계를 정한다.
다이입문해설
Die웨이퍼 위에서 잘라낸 칩 하나. 다이가 클수록 웨이퍼 한 장에서 나오는 개수가 줄고 결함에 걸릴 확률이 커진다.
마스크중급해설
Photomask노광에 쓰는 회로 패턴 원판. 층마다 필요해서 노드가 미세해질수록 마스크 세트 비용이 급격히 오른다.
멀티패터닝고급해설
Multi-patterning한 층을 여러 번 나눠 찍어 더 촘촘한 패턴을 만드는 기법. 공정 단계가 늘어 원가와 변동이 함께 커진다.
수율입문해설
Yield만든 것 중 쓸 수 있는 것의 비율. 공정 기술의 성패를 가르는 실질 지표이고, 새 노드의 원가는 사실상 수율이 결정한다.
식각입문해설
Etching노광으로 그린 패턴을 따라 깎아내는 단계. 3D NAND 처럼 깊게 파는 구조에서는 이 단계가 난이도의 중심이 된다.
오버레이고급해설
Overlay층과 층 사이의 정렬 오차. 미세화가 진행될수록 이 오차의 허용치가 줄어 계측 장비의 중요도가 올라간다.
웨이퍼입문해설
Wafer반도체를 만드는 원판. 실리콘 잉곳을 얇게 잘라 거울처럼 다듬은 것으로, 이 한 장 위에 수백~수천 개의 칩이 함께 만들어진다.
전공정입문해설
FEOL / Front-end웨이퍼 위에 트랜지스터와 배선을 만드는 단계. 노광·식각·증착·평탄화를 수백 번 반복한다.
증착입문해설
Deposition웨이퍼 위에 얇은 막을 입히는 단계. CVD·PVD·ALD 로 나뉘고, 미세화가 진행될수록 ALD 비중이 커진다.
트랜지스터 밀도중급해설
Transistor Density면적당 트랜지스터 수(MTr/mm²). 노드 이름보다 실질에 가깝지만 회사마다 세는 기준이 달라 그대로 비교하기는 어렵다.
팹입문해설
Fab웨이퍼를 가공하는 공장. 청정도·진동·전력·초순수 요구가 극단적이라 부지 선정부터 제약이 크다.
포토레지스트중급해설
Photoresist빛에 반응해 녹거나 굳는 감광액. 노광의 해상도를 실제로 구현하는 소재라 소수 업체가 공급을 쥐고 있다.
소자
CFET고급해설
Complementary FETn형과 p형 트랜지스터를 위아래로 겹쳐 쌓는 구조. GAA 다음 세대로 연구되고 있다.
CMOS중급해설
CMOSp형과 n형 트랜지스터를 짝지어 쓰는 회로 방식. 대기 상태에서 전력을 거의 안 써서 디지털 칩의 기본 구조가 됐다.
GAA중급해설
Gate-All-Around게이트가 채널을 네 면 모두 감싸는 구조. 핀펫보다 전류 통제가 좋아 2nm 급 세대의 표준으로 넘어가고 있다.
GaN중급해설
Gallium Nitride고주파·고효율에 강한 화합물 반도체. 충전기와 통신용 전력증폭기 쪽에서 자리를 넓혔다.
SiC중급해설
Silicon Carbide실리콘보다 높은 전압·온도를 견디는 화합물 반도체. 전기차 인버터처럼 전력 손실이 곧 주행거리인 곳에서 쓰인다.
나노시트고급해설
Nanosheet얇은 판 모양 채널을 여러 장 쌓아 만든 GAA 구현. 판의 폭을 조절해 성능과 전력을 설계 단계에서 조율할 수 있다.
누설전류중급해설
Leakage Current꺼져 있어야 할 때도 새어 흐르는 전류. 미세화의 실질적 한계를 만드는 원인이고 구조 변경의 이유가 된다.
전력반도체입문해설
Power Semiconductor전력을 변환·제어하는 반도체. 미세 공정 경쟁과 무관하게 소재와 신뢰성이 경쟁력을 가르는 영역이다.
트랜지스터입문해설
Transistor전류를 켜고 끄는 스위치. 반도체 칩은 결국 이 스위치를 아주 많이, 아주 작게 모아 놓은 것이다.
핀펫중급해설
FinFET채널을 지느러미처럼 세워 게이트가 세 면을 감싸게 만든 구조. 평면 구조의 누설전류 한계를 넘기 위해 도입됐다.
후면전력공급고급해설
Backside Power Delivery전원 배선을 웨이퍼 뒷면으로 옮기는 기법. 앞면을 신호 배선에 더 쓸 수 있어 전압 강하와 혼잡을 함께 줄인다.
산업
IDM입문해설
Integrated Device Manufacturer설계부터 생산·패키징까지 자사가 다 하는 회사. 메모리 업계는 대체로 이 구조다.
OSAT입문해설
Outsourced Semiconductor Assembly and Test패키징과 테스트를 외주로 받는 회사. 첨단 패키징 수요가 커지며 전공정 못지않은 주목을 받는다.
고정거래가입문해설
Contract Price대형 수요처와 기간을 정해 맺는 공급 가격. 실제 매출에 직접 반영되므로 실적과의 연결이 현물가보다 크다.
설비투자입문해설
CAPEX팹과 장비에 넣는 투자. 발표에서 실제 매출까지 시차가 커서 장비·소재 업체의 실적을 미리 읽는 지표로 쓰인다.
소부장입문해설
Materials, Parts and Equipment소재·부품·장비를 묶어 부르는 말. 2019년 대일 수출규제 이후 국산화 정책의 중심 용어가 됐다.
소재입문해설
Semiconductor Materials웨이퍼·포토레지스트·특수가스처럼 공정에 소모되는 재료. 장비와 달리 생산량에 비례해 계속 팔린다.
수출통제입문해설
Export Control특정 기술·장비·제품의 수출을 허가제로 묶는 제도. 반도체에서는 장비와 첨단 칩이 주된 대상이다.
장비입문해설
Semiconductor Equipment팹에서 공정을 수행하는 기계. 한 대에 수백억 원인 노광기처럼 설비투자 규모가 산업 사이클을 만든다.
파운드리입문해설
Foundry남의 설계를 받아 생산만 하는 회사. 고객과 경쟁하지 않는다는 점이 순수 파운드리의 핵심 상품성이다.
팹리스입문해설
Fabless공장 없이 설계만 하는 회사. 생산은 파운드리에 맡기고 설계와 소프트웨어에 자원을 집중한다.
현물가입문해설
Spot Price그때그때 소량 거래되는 시장 가격. 계약가보다 먼저 움직여 수급 변화의 신호로 읽힌다.
메모리
3D 낸드중급해설
3D NAND셀을 수직으로 쌓아 올린 낸드 구조. 평면 미세화의 한계를 층수로 우회한 방식이라 깊게 파는 식각이 관건이 된다.
DDR입문해설
Double Data Rate클록의 오르내림 양쪽에서 데이터를 실어 보내는 DRAM 규격 계열. 세대가 올라갈수록 속도와 전압 규격이 함께 바뀐다.
DRAM입문해설
DRAM전원을 끄면 내용이 사라지는 주기억장치용 메모리. 축전기에 전하를 담아 두므로 주기적으로 다시 채워 줘야 한다.
GDDR중급해설
Graphics DDR그래픽 카드용으로 대역폭을 끌어올린 DRAM 규격. HBM 보다 싸고 만들기 쉬워 여전히 널리 쓰인다.
HBM중급해설
High Bandwidth MemoryDRAM 다이를 여러 장 쌓고 넓은 통로로 연결한 메모리. AI 가속기의 대역폭 병목을 푸는 부품이라 수요가 가속기 판매에 직결된다.
LPDDR입문해설
Low Power DDR저전력에 맞춰 규격을 다시 짠 모바일용 DRAM. 최근에는 서버·AI 기기에서도 쓰인다.
NAND 플래시입문해설
NAND Flash전원을 꺼도 내용이 남는 저장용 메모리. 셀을 수직으로 쌓아 단수를 올리는 방식으로 용량을 늘린다.
SSD입문해설
Solid State Drive낸드 플래시로 만든 저장장치. 컨트롤러와 펌웨어의 몫이 커서 같은 낸드로도 성능 차이가 난다.
eTT고급해설
effective Tested Test die완제품 검사를 거치지 않은 상태로 거래되는 메모리 다이. 같은 용량이라도 검사품과 가격 차이가 크다.
리프레시중급해설
RefreshDRAM 이 전하를 잃기 전에 다시 채워 넣는 동작. 용량이 커질수록 이 동작이 쓰는 전력과 시간이 부담이 된다.
설계
EDA입문해설
Electronic Design Automation칩을 설계·검증하는 소프트웨어 묶음. 3개 회사 과점이라 도구 접근 자체가 수출통제의 지렛대가 된다.
IP 코어입문해설
IP Core남이 설계해 둔 회로 블록을 라이선스로 가져다 쓰는 것. CPU·인터페이스·메모리 컨트롤러가 대표적이다.
PDK중급해설
Process Design Kit특정 공정으로 설계하려면 필요한 규칙·모델·라이브러리 묶음. 파운드리가 제공하며 보통 비공개다.
RTL중급해설
Register Transfer Level레지스터 사이의 데이터 흐름으로 회로를 기술하는 설계 단계. Verilog·VHDL 로 쓴다.
논리합성중급해설
Logic SynthesisRTL 을 실제 게이트 회로로 바꾸는 단계. 여기서 면적·타이밍·전력의 큰 틀이 정해진다.
배치배선중급해설
Place and Route게이트를 칩 위에 놓고 선을 잇는 단계. 물리적 제약이 처음으로 성능에 직접 반영되는 지점이다.
칩렛중급해설
Chiplet큰 칩을 여러 작은 다이로 나눠 만들고 패키지 안에서 잇는 방식. 수율과 재사용성을 함께 얻는다.
테이프아웃입문해설
Tape-out설계를 마치고 제조용 데이터를 팹에 넘기는 시점. 이후 수정은 마스크를 다시 만들어야 해서 비용이 크다.
패키징
CoWoS고급해설
Chip on Wafer on Substrate인터포저 위에 로직과 HBM 을 나란히 얹는 첨단 패키징 방식. AI 가속기 공급의 실제 병목으로 자주 지목된다.
FC-BGA중급해설
Flip Chip Ball Grid Array다이를 뒤집어 붙이고 아래쪽 볼로 기판과 잇는 패키지 방식. 고성능 칩용 기판 공급이 병목이 되는 구간이다.
TSV중급해설
Through-Silicon Via실리콘을 관통해 위아래 다이를 잇는 수직 배선. HBM 적층의 기본 기술이다.
인터포저고급해설
Interposer다이들을 촘촘히 잇기 위해 그 아래 까는 중간 기판. 실리콘으로 만들면 배선 밀도를 크게 올릴 수 있다.
패키지 기판중급해설
Package Substrate패키지 안에서 다이와 메인보드를 잇는 기판. 층수와 미세 배선 난이도가 높아 증설에 시간이 걸린다.
패키징입문해설
Packaging다이를 보호하고 바깥과 연결하는 포장 단계. 미세화가 느려지면서 성능을 끌어올리는 새 무대가 됐다.
하이브리드 본딩고급해설
Hybrid Bonding범프 없이 구리 패드를 직접 붙여 다이를 잇는 방식. 간격을 줄여 대역폭과 두께를 함께 개선한다.
후공정입문해설
Back-end / Assembly완성된 웨이퍼를 자르고 포장하고 검사하는 단계. HBM 과 첨단 패키징이 뜨면서 위상이 크게 올라갔다.