설계·EDA·IP케이던스, AI 결합시 칩설계 생산성 1000배 전망
케이던스 CEO 아니루드 데브간은 10월 26일(현지시간) 3분기 실적발표 컨퍼런스콜에서 인공지능(AI)이 칩 설계 생산성을 최대 1000배까지 높일 수 있다고 밝혔다. 그는 범용 AI 모델과 반도체 설계에 특화된 케이던스 자체 모델을 EDA 도구와 결합하는 전략 방향을 소개했다. 데브간은 20년 전 IBM과 인텔이 CPU 하나를 설계하는 데 500명이 5년간 걸렸지만 지금은 50명이 6개월이면 가능하다며, 칩 설계가 이미 100배가량 쉬워졌다고 설명했다. 케이던스는 이날 컨퍼런스콜에서 연간 실적 전망도 상향했다.
디일렉 반도체