"케이던스"
기업
뉴스
케이던스 에이전틱 설계 AI, L1~L4 자율성과 책임 소재
Semiconductor Engineering이 케이던스의 에이전틱 AI 전략을 바탕으로 설계 AI의 자율성 수준을 L1부터 L5까지 5단계로 설명했다. L1은 엔지니어가 정의한 목표 안에서 파라미터를 최적화하는 '최적화 AI'(예: Cerebrus AI Studio), L2는 자연어를 인터페이스로 활용해 질의·코드 생성·디버깅을 지원하는 단계다. L3은 AI가 결과를 제안하고 시뮬레이션·포멀 엔진 등 검증 도구를 통해 반복 개선하는 '복합 추론' 단계이며, L4는 ChipStack, ViraStack, InnoStack, AuraStack 등 특화 에이전트들이 계획·실행·검증·최적화를 조율하는 '에이전틱 워크플로' 단계다. 각 단계는 상위 레벨이 하위 레벨의 역량을 포함하는 누적적 구조이며, 케이던스는 자율 워크플로 적용 사례에서 개발 주기가 수주에서 수일로 단축됐다고 설명했다.
지멘스·시높시스·케이던스, AI로 설계·검증·패키징 재편
Semiconductor Engineering이 각 업체 블로그를 정리했다. 지멘스는 물리 기반 디지털트윈으로 소수의 열센서만으로 다수의 가상 센서 측정이 가능하다고 소개했고, 시높시스는 에이전틱 AI가 작업 단위를 개별 프롬프트에서 목표 지향 워크플로로 바꾼다고 설명했다. 케이던스는 기존 엣지 실리콘이 멀티모달 워크로드와 실시간성, 하드웨어 보안을 요구하는 피지컬 AI를 따라가지 못한다고 지적했고, 키사이트는 AI가 통계모델·딥러닝·자동추론으로 RF 설계 공간 탐색을 바꾸고 있다고 밝혔다. 이 외 ESD얼라이언스의 EDA 성장 전망 인터뷰, 미쓰비시케미컬·앰코·램리서치·인텔파운드리의 제조·패키징·소재 관련 블로그도 함께 소개됐다.
AI 추론 시대, 케이던스 LPDDR 메모리 IP 부각
반도체 업계가 모델 학습 중심의 대규모 설비투자 단계를 지나 AI 인프라를 실제로 활용하고 수익화하는 단계로 넘어가고 있다고 소개됐다. AI 추론이 컴퓨팅의 주된 워크로드로 부상하면서 데이터 이동을 처리할 새로운 메모리 솔루션이 필요하다는 점이 언급됐다. 이런 흐름을 업계에서는 '추론 슈퍼사이클'이라 부른다고 전했다. 기사는 케이던스의 LPDDR 메모리 IP 솔루션을 소개하는 외부 링크로 연결된다.
설계·EDA·IP케이던스 텐실리카, AI 음성 인터페이스로 DSP 최적화 강조
케이던스의 Amol Borkar 텐실리카 DSP 제품관리·마케팅 그룹디렉터는 자연어 처리 기술이 오디오 시스템의 설계와 활용 방식을 바꾸고 있다고 밝혔다. 그는 음성 인터페이스가 단순 메뉴 탐색 도구에서 AI 결합을 통해 훨씬 상호작용적인 인간-기계 인터페이스로 발전했다고 설명했다. 이어 향후 발전 방향이 단순히 프로세서 속도를 높이는 데 그치지 않는다고 강조하며, 이러한 변화가 엣지 시스템에 중요한 이유를 짚었다.
케이던스, 피지컬 AI 실리콘 설계 전자책 발간
Semiconductor Engineering이 케이던스의 피지컬 AI 실리콘 설계 관련 전자책을 소개했다. 이 책은 Neo NPU와 Neo MX 서브시스템 기반의 추론 확장, 부팅부터 수명 종료까지의 신뢰 실행 환경, OCP FCSA·UCIe 기반의 사전 검증된 칩렛 플랫폼, IP·EDA·커스텀 실리콘 서비스를 아우르는 통합 파트너십 등 네 가지 축으로 구성됐다고 설명했다. 또한 추론 규모 설정과 모놀리식·칩렛 구조 선택을 위한 의사결정 프레임워크도 제공한다고 밝혔다.
설계·EDA·IP케이던스·시높시스 등 EDA 업계 블로그 모음
Semiconductor Engineering이 케이던스, 지멘스, 시높시스, 암, SEMI 등 주요 EDA·반도체 기업의 블로그를 모아 소개했다. 케이던스는 칩렛 기반 설계와 UCIe 표준화, 고대역폭 메모리 등 반도체 설계 변화를 다뤘고, 지멘스는 3D-IC 설계에서 AI 활용 사례를 논의했다. 시높시스는 인도 반도체 산업 성장 요인을, 키사이트는 6G 기술 로드맵을 조망했다. 이밖에 서브팹 인프라의 중요성, 후면 전력 공급, 모바일 GPU 성능 문제 등 다양한 설계·공정 관련 기고가 포함됐다.