"AMBA"
뉴스
EDA 블로그 모음, AMBA AXI5·칩렛 설계관리 주제 조명
Semiconductor Engineering이 여러 EDA·IP 업체 임원들의 블로그 글을 정리해 소개했다. 시높시스는 대규모 FEA·CFD 시뮬레이션에서 그래프 분할에 양자컴퓨팅을 적용하는 사례를, 케이던스는 공유 메모리 자원 제어를 위한 AMBA AXI5 MPAM과 이에 따른 새로운 검증 과제를 설명했다. 지멘스는 고체 배터리 개발을 위한 멀티피직스 시뮬레이션 워크플로우를, Arm은 아키텍처 정보에 프로그래밍 방식으로 접근할 수 있는 Arm Architecture Machine Readable Specification을 소개했다. 이밖에 자동차용 AI 모델 신뢰성, 다이 경계를 넘는 NoC 트래픽 전송, 멀티칩렛 이기종 집적을 위한 설계 데이터 관리, 극저온 환경의 컴팩트 모델, 에이전틱 시스템 검증·책임 소재 등도 다뤄졌다.
설계·EDA·IPAMBA·NoC 저전력 IP, AI 데이터센터 유휴전력 낭비 잡는다
AI 데이터센터는 안정성을 위해 필요량보다 많은 예비 전력을 확보하는데, 이 과정에서 유휴·스트랜디드 전력이 발생한다고 Cadence, Rambus, SignatureIP, proteanTecs 관계자들이 지적했다. 워크로드가 과다 또는 과소 프로비저닝될 때 일부 자원은 완전 가동되고 나머지는 유휴 상태로 남아 전력 낭비가 커진다. 인터페이스는 통합업체가 직접 설계하지 않으므로, 절전 모드 전환·클록 게이팅·파워 게이팅·DVFS 등 IP가 제공하는 절전 기능을 파악해 활용해야 한다는 설명이다. AMBA 버스의 저전력 인터페이스는 Q채널(클록 게이팅)과 P채널(다단계 전력 상태)로 전력을 관리하며, 네트워크온칩(NoC)도 칩 전체 전력에 큰 영향을 미치는 요소로 꼽혔다. 또한 칩마다 특성이 달라 전압은 최악의 조건을 기준으로 가드밴딩된다고 설명했다.
UCIe, CHI C2C 코히런시 메시지 다이 간 전송 담당
이 글은 칩렛 기반 시스템에서 온칩 캐시 코히런시 프로토콜인 AMBA CHI를 다이 간 통신으로 확장하는 CHI Chip-to-Chip(C2C)과, 이를 실제로 전송하는 계층인 UCIe의 관계를 설명한다. CHI C2C는 코히런트 메시지의 구조와 관리 방식을 정의하지만, 다이 간 메시지 전달은 UCIe의 전송 계층에 의존한다. UCIe는 프로토콜·어댑터·PHY로 이뤄진 계층 구조와 PCIe, CXL, 스트리밍 등 다중 프로토콜 지원을 통해 고대역폭·저지연 통신을 제공한다. 저자는 UCIe가 CHI 등 기존 프로토콜을 대체하는 것이 아니라 멀티다이 환경에서 이를 구동시키는 역할을 한다고 설명하며, 계층 간 상호작용과 코히런시 정확성 검증이 새로운 과제로 떠오른다고 밝혔다.