파운드리·공정삼성 파운드리, DTCO 결합한 2나노 설계 속도 개선
삼성전자 파운드리 사업부가 'IP-SoC 데이 코리아 2026'에서 공정 경쟁력·개발속도·인프라 준비를 앞세운 맞춤형 전략을 공개했다. 2nm·1.4나노 공정에서 설계기술 공정 최적화(DTCO)를 통해 최대 30% 파워 개선을, 커스텀 S램 적용 시 최대 2배 PPA 개선을 이뤘다고 밝혔다. 자동화 스크립트 'PPA 패키지'와 케이던스·시놉시스 공동 개발 AI 마이그레이션 툴로 설계 전환 시간을 최대 64% 단축했다. 국내 AI 가속기 기업, 초대형 LPU 가속기 기업, 자율주행용 2나노 칩 고객사 등 세 가지 성공사례를 제시했으며, 마지막 사례는 통상 2~3년 걸리는 개발기간을 9개월로 단축했다.
ZDNet Korea