검색 결과
"HBM4E"
뉴스
설계·EDA·IP
메모리(DRAM·NAND·HBM)
GUC, 2나노 HBM4E IP 고객 채택 — AI ASIC 설계 자산으로 상용화
대만 GUC(Global Unichip Corp)가 2026년 9월 22일 HBM4E PHY 및 컨트롤러 IP가 설계 준비 완료(design-ready) 상태이며 고객사의 AI ASIC에 채택되었다고 밝혔다. 해당 IP는 16Gbps 속도를 지원한다. GUC는 스스로를 'Advanced ASIC Leader'로 소개하며 이번 발표를 진행했다.
삼성, HBM5 성능 목표 공개…HBM4E 대비 2배
삼성전자는 '메모리 임원 서밋'에서 차세대 HBM5의 목표로 HBM4E 대비 성능을 2배로 높이고 전력효율을 20% 개선하겠다고 밝혔다. 최장석 삼성전자 DS부문 상품기획팀장이 이 같은 목표를 발표했다. 톰스하드웨어는 이를 달성하려면 인터페이스 폭을 2048비트에서 4096비트로 넓히거나 핀당 전송속도를 12GT/s에서 24GT/s로 높이는 방안이 거론된다고 분석했다. KAIST와 마벨은 4096비트 인터페이스 가능성을 제시한 바 있으며, 3072비트 인터페이스와 전송속도 소폭 상향을 절충안으로 보는 시각도 있다. TSMC는 AI 가속기가 이번 10년 말까지 패키지당 HBM5·HBM5E 20~24개 구성에 이를 것으로 전망했다.