"HLS"
뉴스
UCLA, HLS 활용 에이전트 칩설계 연구, AHRR 방식 제안
UCLA 연구진이 'Can Agents Design Better Chips with a Higher Level Abstraction?'라는 제목의 기술 논문을 발표했다. 논문은 LLM 에이전트가 RTL 단계에서 직접 설계하는 기존 방식 대신 더 높은 수준의 추상화를 활용할 때 더 나은 칩을 설계할 수 있는지 살펴본다. 연구진은 Direct RTL Design, Agent-based HLS Design, Post-Compiler HLS Refinement, Post-HLS RTL Refinement 방식을 비교했고, Agent-based HLS Design과 Post-HLS RTL Refinement를 결합한 AHRR(Agent-based HLS with RTL Refinement) 방식을 제안했다. 저자는 Zijian Ding, Yang Zou, Yizhou Sun, Jason Cong이며 2026년 9월 arXiv에 공개됐다.
OpenAI '잘라페뇨' 칩, 자체 LLM으로 HLS 설계 가속
OpenAI가 8월 25일 공개한 첫 자체 AI 가속기 칩 '잘라페뇨(Jalapeño)'는 4비트 연산 기준 최대 13.4페타플롭스 성능과 232기가바이트 메모리, 초당 15.4테라바이트의 메모리 대역폭을 갖췄다. OpenAI는 엔비디아 GB300 대비 종단간 지연시간을 최대 3.6배 줄이면서 전력 소비도 낮췄다고 밝혔다. 설계는 아키텍처 구상부터 첫 실리콘까지 20개월, RTL 작성부터 테이프아웃까지는 9개월이 걸렸으며, 100명 미만의 설계팀이 물리설계를 담당한 브로드컴과 협업해 진행했다. OpenAI는 오픈소스 고수준 합성(HLS) 도구인 XLS 기반 워크플로에 자체 LLM을 접목했고, 시제품 도착 후 약 40시간 만에 특정 커널 성능을 이론적 한계 대비 0.31%에서 88.94%로 끌어올렸다고 설명했다. 잘라페뇨는 2048개 칩 단위 '팟'으로 배치되도록 설계됐다.
