검색 결과
"SRAM"
뉴스
설계·EDA·IP
파운드리·공정
NUS 칩렛 CHIPSMORE, RRAM·SRAM 결합 LLM 추론
싱가포르국립대(NUS) 연구진이 컴퓨트-인-인터커넥트와 컴퓨트-인-메모리(CIM)를 결합한 LLM 추론 가속기 'CHIPSMORE'를 다룬 기술 논문을 공개했다. 이 아키텍처는 저항성램 아날로그 컴퓨트-인-메모리(RRAM-ACIM)와 정적램 디지털 컴퓨트-인-메모리(SRAM-DCIM)로 구성된 이종 처리소자를 프로그래머블 Inter-PE 연산 네트워크(IPCN)로 연결한다. 이를 통해 기본 모드와 LoRA(저순위 적응) 추론을 다양한 워크로드에서 다중 요청(multi-request) 방식으로 지원한다. 해당 내용은 2026년 8월 arXiv 프리프린트로 게재됐다.
M3D 6T SRAM, 2nm 셀면적 25% 절감 — BEOL 패스게이트 적용
조지아공과대학교와 시높시스 연구진이 2nm 노드를 겨냥한 모놀리식 3D(M3D) 6T SRAM 관련 논문을 발표했다. 이 셀 구조는 후공정(BEOL) IGO 패스게이트와 전실리콘 나노시트 래치, 매립형 전원 레일, 루테늄(Ru) 배선을 결합한 것이 특징이다. 연구진은 고성능 실리콘 기준 셀 대비 면적을 25% 줄였고, 서브어레이 단위에서 쓰기 지연을 42.2% 감소시켰다고 밝혔다. 해당 논문은 2026년 8월 arXiv를 통해 공개됐다.