"n2"
공정 노드
뉴스
TSMC, AI 매출 1조달러 전망 — N2 신규 설계 급증
TSMC는 북미 오픈 이노베이션 플랫폼(OIP) 심포지엄에서 반도체 산업 전망과 자사 실적을 발표했다. TSMC 북미법인 CEO 사지브 달랄은 반도체 산업 매출이 2026년 말까지 약 1.7조 달러에 이르고 이 중 AI 관련 매출만 1조 달러를 넘어설 것으로 전망했으며, 이는 가트너의 2026년 약 1.6조 달러 전망과도 부합한다고 말했다. TSMC의 2026년 8월 매출은 전년 동기 대비 53.3% 증가했고, 1~8월 누적 기준으로는 전년 대비 39.3% 증가했다. TSMC 부사장 리펜 위안은 N5, N3, N2 공정에서 신규 테이프아웃 건수가 4배 늘었다고 밝혔고, TSMC 수석연구원 L.C. 루는 추론 토큰 사용량이 3년간 500배 증가했다고 언급했다. 행사에서는 TSMC-COUPE 광통신 로드맵과 AI 설계 지원용 AI 디자인 키트(ADK)도 공개됐다.
D램 면적당 판매가치, TSMC N2·N3 웨이퍼가 추월 — 스팟가 분석
분석가 Kurnal Insights가 유출 정보와 스팟가격을 바탕으로 D램의 면적당(㎟) 판매가치가 TSMC의 N2·N3 공정으로 처리한 웨이퍼의 면적당 가격을 넘어섰다는 계산 결과를 공개했다. 다만 이는 수율, 다이싱, 결함, 불량 가장자리 등을 반영하지 않은 명목 웨이퍼 가격과 D램의 이론적 판매가치를 단순 비교한 것이라는 한계가 있다. TrendForce는 DDR5 스팟 거래량이 제한적이고 산발적이어서 스팟가격이 마이크론·삼성전자·SK하이닉스의 실제 대량 판매가를 반영하지 않을 수 있다고 지적했다. 패키징 비용 차이와 TSMC의 고객·물량별 계약 조건까지 고려하면 두 수치를 직접 비교하기는 어렵다고 매체는 설명했다.
래티스 마크-N2, FPGA 최초 PQC 탑재 — 양자내성 보안칩
래티스세미컨덕터가 9월 15일 온라인 기자간담회를 열고 양자내성암호(PQC), 내부 플래시 메모리, 위변조 방지 기능을 적용한 FPGA '마크-N2'를 공개했다. 넥서스 2 FPGA 플랫폼 기반으로 최대 22만개 시스템 로직셀과 350MHz 성능을 지원하며, PCIe 4.0과 10Gb 이더넷 등 고속 인터페이스를 제공한다. 회사 측은 AMD(자일링스)나 알테라보다 먼저 FPGA에 PQC를 적용했다고 밝혔다.
