HBM

DRAM 다이를 여러 장 쌓고 넓은 통로로 연결한 메모리. AI 가속기의 대역폭 병목을 푸는 부품이라 수요가 가속기 판매에 직결된다.

GPU나 가속기의 연산 속도가 빨라질수록 병목은 코어 성능이 아니라 메모리에서 데이터를 실어 나르는 속도로 옮겨간다. 기존처럼 DRAM 칩을 기판 위에 나란히 배열하는 방식은 배선 길이와 핀 수 제약 탓에 대역폭을 늘리는 데 한계가 있어, DRAM 다이를 수직으로 쌓고 TSV(실리콘 관통전극)로 층간을 연결한 뒤 인터포저를 통해 프로세서 옆에 바짝 붙이는 방식이 나왔다. 개별 핀의 동작 속도를 높이는 대신 인터페이스 폭 자체를 훨씬 넓혀 대역폭을 확보하고, 그만큼 전력 효율도 개선하는 구조다. AI 가속기나 고성능 GPU 보드의 사양을 볼 때 스택 층수나 용량이 표기되는 항목이 바로 이것이며, 패키징 단계에서 TSV와 인터포저 접합의 수율이 가속기 전체 공급량을 좌우하는 병목으로 자주 거론된다. 흔한 오해는 HBM을 '더 빠른 DRAM'으로 보는 것인데, 실제로는 셀 자체의 속도보다 넓은 통로 구조에서 대역폭 이득이 나오는 것이며 그 대가로 적층·접합 공정이 까다로워 일반 DRAM보다 만들기 어렵다.