검색 결과
"사인오프"
뉴스
정책·수출통제·보조금
설계·EDA·IP
EU 사이버복원법, 칩 보안 검증 설계 사인오프 항목화
유럽연합의 사이버복원법(CRA)이 시행되면 반도체 제조사는 자사 칩이 보안 요건을 충족한다는 것을 입증해야 한다. EE Times는 이러한 증빙에 필요한 도구들이 이미 존재하지만 원래 다른 목적으로 만들어진 것이라고 전했다. 보안 검증이 반도체 설계 과정의 사인오프 항목으로 추가되는 변화가 예고된다.
AI, 격자 암호 공격 가속 — 보안 사인오프 표준화는 아직
Arteris, Cadence, Keysight EDA, Rambus, Siemens EDA, Synaptics, Synopsys 전문가들이 DAC 비공개 라운드테이블에서 AI가 암호 분석의 '포스트 배수기'로 작용하고 있다고 진단했다. Rambus의 스콧 베스트는 AI 모델이 격자 기반 암호 공격을 크게 개선했지만, 현재 표준의 근간인 격자 암호 자체가 무너질 조짐은 없다고 밝혔다. Synopsys의 리드 힝켈은 알고리즘 자체보다 구현 취약점이 정보 유출의 원인이 될 수 있다고 지적했다. Arteris의 미할 시윈스키는 보안 사인오프가 결국 도입될 것이지만, 표준이나 규제로 일괄 강제되기보다는 기존 설계·검증 워크플로에 실용적으로 통합되는 형태가 될 것이라고 전망했다.