"칩 설계"
뉴스
KIST·삼성전자, RPU 칩 설계 완료 — 2030년 5000큐비트 목표
KIST가 삼성전자, 가온칩스와 함께 CMOS 기반 RPU(랜덤처리장치) 칩 설계를 완료했다고 17일 밝혔다. 차세대반도체연구소는 맥스컷, SAT, TSP 등 알고리즘 3종을 구현했으며, 삼성전자와 가온칩스가 각각 파운드리와 디자인하우스를 지원했다. 2030년까지 5,000 큐비트급 RPU를 개발해 10의 30승에 달하는 경우의 수 연산을 목표로 하며, 최종적으로는 2034년 현재 기술로 불가능한 연산 수행을 목표로 한다. 개발이 완료되면 기존 대비 연산능력 1,000배, 전력소비는 100분의 1 수준을 달성할 계획이라고 밝혔다.
아키텍트 랩스, 맞춤 칩 설계 자동화 주장 — 근거 검증은 미완
스타트업 아키텍트 랩스(Architect Labs)의 공동창업자 에브라힘 후사인이 EE Times와의 단독 인터뷰에서 '누구나' 맞춤형 칩을 설계할 수 있는 플랫폼을 구축하고 있다고 밝혔다. 그는 이 주장을 뒷받침하기 위해 회사가 관련 결과물을 만들었다고 언급했다. 다만 원문 내용이 이 지점에서 끊겨 구체적인 플랫폼 기능이나 설계 사례는 확인되지 않는다.
시높시스, 삼성 2나노 NPU 설계서 다이 면적 22% 감소
시높시스는 8일 서울에서 열린 '시높시스 컨버지 코리아 2026'에서 삼성전자 SF2P(2나노) 공정과 퓨전 컴파일러의 DTCO 기술을 결합해 NPU 설계 시 다이 면적을 22% 줄였다고 밝혔다. 회사는 앤시스 인수 이후 국내 최초로 다중 물리 해석을 결합한 3D-IC 통합 설계 솔루션과 디지털 트윈 기반 검증 방식도 소개했다. 삼성전자·SK하이닉스와의 협력을 이어가는 한편 리벨리온, 퓨리오사AI 등 국내 AI 반도체 팹리스로 에이전틱 AI 설계 툴 지원을 확대할 계획이라고 밝혔다. 아울러 우주항공 스타트업 대상 정부 협업 프로그램 '에스크'의 지원 범위를 반도체 분야까지 넓히겠다고 덧붙였다.