"하이-NA EUV"
뉴스
시놉시스 S-Litho 예측, IBM 하이-NA EUV 실리콘서 검증
시놉시스는 2021년 S-Litho 시뮬레이션으로 22nm 피치 하이-NA EUV 공정에서 수평선과 수직선의 라인엣지러프니스(LER) 차이를 약 0.3nm로 예측했다고 밝혔다. IBM이 2025년 국제 EUV 리소그래피 콘퍼런스와 2026년 Optical and EUV Nanolithography XXXIX에서 발표한 21nm 실리콘 결과는 수직선 LER 1.6nm, 수평선 LER 1.3nm로 나타나 예측된 0.3nm 차이와 일치했다. 저NA EUV에서는 수평선이 더 열악했던 경험 때문에 당시 업계와 장비업체들은 이 예측에 회의적이었으나, 하이-NA EUV에서는 배율 효과가 셰도잉 효과를 압도한다는 S-Litho의 분석이 맞아떨어졌다. 시놉시스는 이 결과가 하이-NA용 Proteus OPC 솔루션 검증에도 활용됐다고 설명했다.
삼성전자, 하이-NA EUV로 D램 공정 전환 — ASML과 2028년 도입
삼성전자가 8일 ASML과 협력해 업계 최초로 2028년까지 하이-NA(고개구율) 극자외선 노광 장비를 첨단 D램 제조 시설에 도입한다고 밝혔다. 양사는 300mm 대형 포토 마스크도 공동 개발한다. 삼성전자는 이번 협력이 첨단 AI 반도체 제조에 필요한 차세대 기술 개발과 도입 일정을 앞당길 것이라고 설명했다. 또한 하이-NA EUV 기술이 파운드리 공정에 이어 첨단 메모리 분야에도 본격 적용될 준비가 됐다고 덧붙였다.
TSMC, 2030년 하이-NA EUV 도입 계획 발표
TSMC가 2030년부터 0.55 NA 하이-NA EUV 노광 장비를 양산에 투입한다고 발표했다. 초기에는 기존 6×6인치 포토마스크를 사용하며, 2031년 6×12인치 마스크 파일럿 라인을 거쳐 2033년 첨단 공정 양산에 적용할 계획이다. 하이-NA EUV는 8nm 단일 노광 해상도를 지원해 현재 로우-NA EUV의 13nm보다 개선된 해상도를 제공하지만, 6×6인치 마스크 사용 시 노광 필드가 절반으로 줄어드는 한계가 있다. TSMC는 2029년 예정된 A12·A13에는 기존 EUV를 계속 사용한다고 밝혔으며, 톰스하드웨어는 A10 또는 A11이 하이-NA EUV를 처음 도입할 유력 후보라고 분석했다. ASML의 크리스토프 푸케 CEO는 반도체 제조사와 마스크 공급업체들의 초기 지지에 만족한다고 말했다.
파운드리·공정인텔, 하이-NA EUV 웨이퍼 처리량 100만장 돌파
인텔이 하이-NA EUV 스캐너로 300mm 웨이퍼 100만장 이상을 처리했다고 발표했다. 첫 장비 조립 이후 2년 반이 채 안 되는 기간에 달성한 수치로, ASML이 4월 발표한 업계 전체 누적 처리량 50만장을 넘어선 것이다. 인텔은 올해 18A 공정에 하이-NA EUV 사용을 인증했고, 이 장비로 팬서레이크 프로세서 일부를 생산 중이다. 현재는 6×6인치 표준 포토마스크로 절반 필드를 두 번 노광해 이어붙이는 스티칭 방식을 쓰고 있는데, 이는 처리량 저하와 수율 저하 위험이 있다. 인텔은 스티칭 없이 전체 필드를 한 번에 노광할 수 있는 6×12인치 대형 포토마스크 개발을 주도하고 있다.