"EDA"
기업
용어
뉴스
OpenAI 재퍼뇨, AI 설계 개입으로 9개월 만에 테이프아웃
AI가 EDA 툴의 개별 단계 최적화를 넘어 칩 설계 과정 자체에 관여하는 사례가 늘고 있다. 구글 딥마인드의 알파칩은 강화학습으로 TPU 3세대에 걸쳐 회로 블록 배치와 레이아웃 최적화에 쓰였고, 엔비디아는 자사 RTL과 설계 데이터를 학습한 내부 AI 모델로 GPU·가속기·CPU 개발 업무 일부를 자동화하고 있다. OpenAI는 재퍼뇨 칩 개발에서 구현, 설계공간 탐색, 검증, 산술회로 최적화 등에 AI를 직접 활용해 초기 설계부터 테이프아웃까지 9개월 만에 마쳤다고 밝혔다. 핫칩스 발표에서 OpenAI는 인간 기준 설계 대비 BF16 곱셈기 56%, FP4 내적 블록 21%, FP32 누산기 10% 성능 개선과 매트릭스·SIMD 유닛 면적 10%·8% 감소를 공개했다. 8월 말에는 아키텍트랩스가 거의 전 과정을 AI로 설계했다고 주장한 칩을 공개해 업계 첫 사례로 언급됐다.
EDA 업계, 반도체 설계용 소형 AI 에이전트 조율 경쟁
반도체 설계 업계가 모든 작업에 대형 언어모델을 쓰는 대신, 특정 작업에 특화된 소형 AI 에이전트들이 협업하는 방식으로 전환하고 있다. 시높시스, 케이던스, 무벨러스, 칩에이전츠, 키사이트 EDA 관계자들은 PPA 최적화, 디버깅, 검증 등 작업을 여러 에이전트가 나눠 맡고 이를 조율하는 '슈퍼 에이전트' 또는 오케스트레이션 계층이 필요하다고 설명했다. 케이던스는 이런 조율형 에이전트의 가치가 기존 EDA 툴과 맞먹거나 그 이상일 수 있다고 밝혔다. 다만 특화된 에이전트를 기존 툴·워크플로우와 통합하려면 가드레일 설정과 표준화가 과제로 남아있다고 지적했다.
지멘스EDA·시놉시스, 에이전틱 자동화 전환 — 설계 의도 연속성이 핵심
Siemens EDA, Synopsys, Arteris, Keysight EDA, Axiomise 등 EDA 업계 관계자들은 AI의 핵심 기회가 개별 툴 성능 개선보다 아키텍처·검증·구현 등 분절된 설계 단계를 아우르는 워크플로우 오케스트레이션에 있다고 진단했다. 이들은 AI가 반복적인 조정·탐색·디버깅과 툴 간 인계를 맡고, 엔지니어는 사양과 사인오프를 통제하는 '인간 주도 에이전틱 자동화' 모델이 부상하고 있다고 설명했다. Siemens EDA의 앵커 굽타 부사장은 고객들이 결과 도출 시간을 최소 2배 단축해달라고 요구한다고 전했고, Synopsys의 토마스 안데르센 부사장은 에이전틱 AI가 인간보다 비용이 더 들면 의미가 없다고 말했다. Arteris의 앤디 나이팅게일 부사장은 여러 다이와 IP 블록에 걸쳐 아키텍처 의도가 일관되게 유지되는 '시맨틱 연속성'이 파일 포맷 호환성보다 중요하다고 지적했다.
AI 멀티다이 설계, EDA 툴 개편 논쟁 촉발
AI·HPC 칩이 3D 스태킹, 칩렛, 이기종 집적을 활용하는 멀티다이 구조로 진화하면서 기존 EDA 도구가 칩 단위를 넘어 패키지·보드·시스템 전체의 열·응력·전기적 물리 문제를 다뤄야 하는 상황에 직면했다. 마이크로소프트의 아르투르 레빈 부사장은 AI 가속기의 가장 어려운 문제가 칩 내부가 아니라 시스템 경계에서 발생한다고 말했다. Vinci의 하르디크 카바리아 CEO는 기존 설계 흐름이 칩·블록 단위의 경계별 검증에 맞춰져 있어, 설계가 끝난 뒤에야 물리 해석 결과가 나오는 구조적 한계가 있다고 지적했다. 인텔의 랄리타 임마네니 부사장은 서로 다른 업체 포맷 간 상호운용성 문제로 설계 분석에 10일이 걸린 사례를 언급하며, 벤더 간 상호운용성과 초기 단계 플로어플래닝 협의의 필요성을 강조했다.
바이트댄스, 노르웨이 데이터센터서 엔비디아 B200 2304개 확보
영국 네오클라우드 기업 Nscale은 노르웨이 글롬피오르드 데이터센터에서 틱톡 모회사 바이트댄스의 싱가포르 자회사 스프링(Spring)에 엔비디아 B200 칩 2,304개에 대한 접근권을 제공했으며, 이 계약은 2025년 Nscale 매출의 상당 부분을 차지했다. 파이낸셜타임스는 이 거래가 합법적이지만 미국의 대중국 수출통제 허점을 활용한 것이라고 보도했다. 이 사실은 Nscale이 미국 IPO를 위해 제출한 S-1 서류의 부속 대출계약서(매쿼리, 1억500만달러)를 통해 드러났다. 매쿼리는 Nscale에 스프링의 칩 사용을 모니터링하고 수출통제 위반 소지가 있는 이상 정황을 보고하도록 요구했다. 미국은 최근 해외 자회사를 통한 우회 구매 경로를 차단했고, 트럼프 행정부는 임대를 통한 우회 접근 경로 차단도 추진 중이다.
설계·EDA·IP지멘스EDA 검증연구, 실리콘 성공률 하락 — 펌웨어·보안 리스핀 부상
Siemens EDA와 Wilson Research Group이 발표할 예정인 2026 기능검증 연구는 IC 검증 문제가 단순히 복잡해지는 것이 아니라 성격 자체가 바뀌고 있음을 보여준다. 최초 실리콘 성공률이 하락 추세로 전환됐고, CPU·GPU·AI 가속기급 설계의 참여가 늘었으며, 구현 카테고리 전반에서 내장 프로세서 콘텐츠가 거의 보편적으로 보고됐다. 검증 생태계가 확대되는 가운데 펌웨어·안전·보안 관련 리스핀 요인의 가시성도 높아졌다. 이 연구는 이러한 변화가 설계 검증에서 소프트웨어 기반 실리콘 시스템에 대한 시스템 신뢰 구축으로의 전환을 시사한다고 밝혔다.
Keysight SOS, AI-EDA용 데이터 백본 구축 지원
AI는 지능형 레이아웃 생성, 예측 검증, IP 재사용 등을 통해 EDA 워크플로우를 혁신할 잠재력을 갖고 있지만, 대부분의 설계 환경은 이를 제대로 활용할 준비가 되어 있지 않다고 지적한다. 원인은 모델이나 컴퓨팅 파워가 아니라 데이터로, 파편화된 저장소와 일관되지 않은 메타데이터, 문서화되지 않은 IP 재사용이 데이터 간 관계를 불명확하게 만든다. 이 백서는 AI 기반 설계 혁신이 알고리즘 선택이 아니라 데이터 조직화에서 시작되어야 한다고 주장하며, 설계 생애주기 전 단계를 연결하는 구조화된 데이터 기반 구축의 필요성을 강조한다. 이어 Keysight SOS가 이를 위한 전용 인프라를 제공한다고 소개한다.
에든버러대, EDA용 LLM 3단계 위계로 정리 — 오케스트레이터가 관건
영국 에든버러대 연구진이 'LLMs in Digital EDA' 논문을 통해 반도체 설계 자동화(EDA)에서 LLM의 역할을 세 단계로 구분했다. 단발성으로 설계 산출물을 생성하는 '제너레이터', 도구 피드백으로 결과를 반복 개선하는 '에이전트', EDA 여러 단계의 결정을 조율하는 '오케스트레이터'로 구분하고 능력이 축적되는 과정을 설명했다. 논문은 현재 모델들이 물리적으로 올바른 하드웨어보다 그럴듯해 보이는 코드를 생성하도록 학습되는 '구문 함정' 문제와, 도구 분절 및 설계 맥락 손실 문제를 지적했다. 연구진은 세 역할 비교를 통해 기존 접근법이 산업용 설계 규모로 확장하기 어렵다며, 표준화되고 물리 인식이 가능한 오케스트레이터로의 전환이 필요하다고 밝혔다.