ChipBase한국어 반도체 데이터베이스
가격 19품목이력 32일째국내 기업 90곳
검색 결과

"High-NA EUV"

7건

용어

용어집

공정 노드

전체 로드맵

Intel Puts High-NA EUV into Production, but Stitching Still Has Something to Prove

EE Times영문 원문↗
장비·소재·부품

ASML, 하이-NA 마스크 대형화에 3사 협력 — 전환 수년 전망

ASML과 인텔, 삼성전자, TSMC가 하이-NA EUV 노광 장비용 6×12인치 포토마스크 전환을 위해 협력한다고 ASML이 보도자료를 통해 밝혔다. 하이-NA EUV는 0.55 수치개구로 8nm 단일노광 해상도를 구현해 0.33-NA EUV의 13nm보다 우수하지만, 애너모픽 광학계로 인해 기존 6×6인치 마스크로는 절반 면적만 노광할 수 있어 큰 다이는 두 번 노광해 이어붙이는 스티칭이 필요하다. 스티칭은 웨이퍼 처리량을 EXE:5200B 기준 시간당 최대 175장에서 약 125장으로 낮추고 설계 제약과 정렬 오차에 따른 수율 저하 위험을 동반한다. 6×12인치 마스크는 이런 스티칭 없이 기존 26×33mm 전체 노광 영역을 복원할 수 있지만, 마스크 제조·취급 인프라 전반의 개편이 필요해 전환에는 수년이 걸릴 것으로 전망된다.

Tom's Hardware영문 원문
파운드리·공정

TSMC, 2030년 하이-NA EUV 도입 계획 발표

TSMC가 2030년부터 0.55 NA 하이-NA EUV 노광 장비를 양산에 투입한다고 발표했다. 초기에는 기존 6×6인치 포토마스크를 사용하며, 2031년 6×12인치 마스크 파일럿 라인을 거쳐 2033년 첨단 공정 양산에 적용할 계획이다. 하이-NA EUV는 8nm 단일 노광 해상도를 지원해 현재 로우-NA EUV의 13nm보다 개선된 해상도를 제공하지만, 6×6인치 마스크 사용 시 노광 필드가 절반으로 줄어드는 한계가 있다. TSMC는 2029년 예정된 A12·A13에는 기존 EUV를 계속 사용한다고 밝혔으며, 톰스하드웨어는 A10 또는 A11이 하이-NA EUV를 처음 도입할 유력 후보라고 분석했다. ASML의 크리스토프 푸케 CEO는 반도체 제조사와 마스크 공급업체들의 초기 지지에 만족한다고 말했다.

Tom's Hardware영문 원문↗

Intel surpasses one million High-NA EUV wafers processed, outpaces the rest of the industry combined — company also trailblazing giant 6×12 photomasks to speed production and lower costs

Tom's Hardware영문 원문↗
파운드리·공정

인텔, 하이-NA EUV 웨이퍼 처리량 100만장 돌파

인텔이 하이-NA EUV 스캐너로 300mm 웨이퍼 100만장 이상을 처리했다고 발표했다. 첫 장비 조립 이후 2년 반이 채 안 되는 기간에 달성한 수치로, ASML이 4월 발표한 업계 전체 누적 처리량 50만장을 넘어선 것이다. 인텔은 올해 18A 공정에 하이-NA EUV 사용을 인증했고, 이 장비로 팬서레이크 프로세서 일부를 생산 중이다. 현재는 6×6인치 표준 포토마스크로 절반 필드를 두 번 노광해 이어붙이는 스티칭 방식을 쓰고 있는데, 이는 처리량 저하와 수율 저하 위험이 있다. 인텔은 스티칭 없이 전체 필드를 한 번에 노광할 수 있는 6×12인치 대형 포토마스크 개발을 주도하고 있다.

Tom's Hardware영문 원문↗