검색 결과
"MoS2"
뉴스
파운드리·공정
설계·EDA·IP
MoS2 트랜지스터, 채널 5nm 미만서 4인치 웨이퍼 집적
카네기멜론대, 플로리다대, MIT, 텍사스A&M대 등 공동연구진이 물리적 채널 길이 5nm 미만의 단일층 MoS₂ 트랜지스터를 구현한 논문을 네이처 커뮤니케이션스에 발표했다. 이 트랜지스터는 서브스레숄드 스윙 88mV/dec, 온/오프 비율 10^6 이상을 달성해 실리콘의 이론적 서브스레숄드 한계와 비슷한 크기의 기존 신소재 트랜지스터를 능가했다고 밝혔다. 연구진은 높은 처리량 확보를 위해 포토리소그래피 기반의 CMOS 호환 공정을 개발했으며, 4인치 웨이퍼 규모 집적을 시연했다.
사파이어 표면 개질로, 2인치 단결정 WS2·MoS2 웨이퍼 성장
베이징대와 중국과학원 등 공동 연구진이 상용 사파이어 기판을 W/Mo, Al 등 동종 금속 원소로 표면 개질하는 방법을 제시한 논문을 Nature Communications에 발표했다. 이를 통해 2인치 규모의 단결정 단층 WS2 또는 MoS2 웨이퍼를 성장시켰다고 밝혔다. 해당 연구는 오픈액세스로 공개됐다.