CoWoS

인터포저 위에 로직과 HBM 을 나란히 얹는 첨단 패키징 방식. AI 가속기 공급의 실제 병목으로 자주 지목된다.

로직 다이와 HBM을 각각 따로 패키징해 기판 위에서 배선으로 연결하면, 신호가 지나는 거리와 배선 폭이 기판 수준으로 넓어져 AI 가속기가 요구하는 방대한 메모리 대역폭을 감당하기 어렵다. CoWoS는 이 문제를 실리콘 인터포저라는 중간 기판을 두어 해결한다. 인터포저 표면에 미세한 재배선층을 새기고 내부에 관통실리콘비아를 뚫어 로직 다이와 여러 개의 HBM 스택을 마치 하나의 회로기판처럼 촘촘하게 연결한 뒤, 이 인터포저 전체를 다시 패키지 기판 위에 얹는 구조다. 실무에서는 AI 가속기나 GPU를 설계할 때 HBM 스택을 얼마나 가깝고 조밀하게 붙일 수 있는지, 그리고 파운드리의 첨단 패키징 생산 능력을 언제 확보할 수 있는지를 논의할 때 이 용어가 등장하며, 로직 칩 자체는 완성돼도 이 공정의 병목 때문에 최종 제품 출하가 늦어지는 일이 흔하다. 다만 CoWoS는 어디까지나 패키징 단계의 기술이라 로직 다이의 미세공정 세대와는 별개 문제인데, 이 둘을 혼동해 패키징 지연을 마치 반도체 공정 자체의 지연으로 오해하는 경우가 많다.