트랜지스터 밀도

면적당 트랜지스터 수(MTr/mm²). 노드 이름보다 실질에 가깝지만 회사마다 세는 기준이 달라 그대로 비교하기는 어렵다.

노드 이름(예: "O나노" 식의 표기)은 원래 트랜지스터의 물리적 치수를 가리키던 말이었지만, 공정이 미세화될수록 이름과 실제 크기의 관계가 느슨해져 세대 간 비교 기준으로 쓰기 어려워졌다. 트랜지스터 밀도는 이 문제를 우회해, 일정 면적 안에 실제로 몇 개의 트랜지스터를 채워 넣을 수 있는지를 직접 세어 공정의 집적 능력을 가늠하는 지표다. 계산은 보통 NAND2나 스캔 플립플롭 같은 대표 논리 셀 몇 종류의 밀도를 표준 가중치로 섞은 평균값으로 이루어지는데, 이 가중치와 셀 구성을 회사마다 다르게 정의하기 때문에 서로 다른 곳에서 발표한 수치를 그대로 나란히 놓고 비교하면 왜곡이 생긴다. 파운드리가 신규 공정을 발표하거나 팹리스 업체가 공정을 선택할 때, 마케팅용 노드 이름보다 이 지표를 근거로 실질적인 집적도 개선폭을 따지는 자리에서 자주 등장한다. 다만 트랜지스터 밀도가 같은 공정이라도 실제 칩의 면적이나 성능은 SRAM 비중, 배선층 구성, 아날로그·I/O 블록처럼 밀도 계산에 잡히지 않는 요소에 크게 좌우되므로, 이 수치 하나만으로 공정 전체의 우열을 판단하는 것은 흔한 오해다.