TSV
Through-Silicon Via
실리콘을 관통해 위아래 다이를 잇는 수직 배선. HBM 적층의 기본 기술이다.
다이를 옆으로 나란히 배치해 와이어본딩으로 연결하면 배선 길이가 길어지고 신호 지연과 전력 손실이 커진다. HBM처럼 여러 개의 D램 다이를 쌓아 대역폭을 늘리려면 다이 내부를 수직으로 뚫어 최단 경로로 연결하는 방식이 필요한데, 이때 쓰는 것이 TSV다. 실리콘 웨이퍼에 미세한 구멍을 뚫고 구리 등 전도성 물질로 채운 뒤, 다이를 얇게 갈아내 위아래 다이의 TSV끼리 범프로 접합해 쌓아 올리는 방식으로 동작한다. HBM 스택의 단면도나 패키징 공정 다이어그램에서 다이를 관통하는 수직 배선으로 표시되며, 로직 다이와 메모리 다이를 인터포저 위에서 연결하는 2.5D 패키지 설명에서도 함께 등장한다. TSV는 웨이퍼를 관통하는 구멍이라는 점에서 다이 표면의 범프나 재배선층(RDL)과는 다른 공정이며, 다이를 얇게 연마해야 하므로 수율과 기계적 강도 관리가 까다로운 공정으로 꼽힌다.
패키징 분야의 다른 용어
CoWoS고급해설
Chip on Wafer on Substrate인터포저 위에 로직과 HBM 을 나란히 얹는 첨단 패키징 방식. AI 가속기 공급의 실제 병목으로 자주 지목된다.
FC-BGA중급해설
Flip Chip Ball Grid Array다이를 뒤집어 붙이고 아래쪽 볼로 기판과 잇는 패키지 방식. 고성능 칩용 기판 공급이 병목이 되는 구간이다.
인터포저고급해설
Interposer다이들을 촘촘히 잇기 위해 그 아래 까는 중간 기판. 실리콘으로 만들면 배선 밀도를 크게 올릴 수 있다.
패키지 기판중급해설
Package Substrate패키지 안에서 다이와 메인보드를 잇는 기판. 층수와 미세 배선 난이도가 높아 증설에 시간이 걸린다.
패키징입문해설
Packaging다이를 보호하고 바깥과 연결하는 포장 단계. 미세화가 느려지면서 성능을 끌어올리는 새 무대가 됐다.
하이브리드 본딩고급해설
Hybrid Bonding범프 없이 구리 패드를 직접 붙여 다이를 잇는 방식. 간격을 줄여 대역폭과 두께를 함께 개선한다.
후공정입문해설
Back-end / Assembly완성된 웨이퍼를 자르고 포장하고 검사하는 단계. HBM 과 첨단 패키징이 뜨면서 위상이 크게 올라갔다.