중국 메모리 기업 CXMT가 3분기 매출이 전년 동기 대비 589~619% 증가할 것으로 예상된다고 공지했다. 1~3분기 누적 매출도 전년 대비 725~741% 늘어날 전망이며, 전년 동기 누적 순손실에서 올해는 순이익으로 흑자전환이 예상된다. CXMT는 AI 컴퓨팅 수요 증가에 따른 D램 공급 부족과 가격 상승, 웨이퍼당 산출량 및 생산능력 가동률 개선을 실적 개선 배경으로 설명했다. 주이밍 CXMT 회장은 경영진 차원에서 자기자본 및 자체 조달을 통한 자사주 매입을 회사에 제안했다.
이 글은 원문을 요약한 큐레이션입니다. 제목은 요약에 맞춰 새로 붙였습니다. 수치와 단위는 원문 표기를 유지했습니다. 전체 내용은 원 매체에서 읽어 주세요.원문: ZDNet Korea 「CXMT, 3분기 매출 23조 전망...전년비 600% '껑충'」
ZDNet Korea 원문 보기 ↗중국 메모리기업 CXMT가 올해 3분기 매출이 전년 동기 대비 600%가량 급증할 것이라는 실적 전망을 내놨다. 중국 현지 매체 제일재경, 과창판일보 등에 따르면 CXMT는 이 같은 실적 개선의 배경으로 인공지능(AI) 관련 수요 증가를 지목했다. 회사는 이와 함께 최대 4000억원 규모의 자사주 매입도 추진한다고 밝혔다. 이는 삼성전자와 SK하이닉스가 주도해온 글로벌 D램 시장에서 CXMT의 추격 움직임을 보여주는 사례로 거론된다.
메타가 매개변수 8000억 개 규모의 오픈웨이트 AI 모델 '뮤즈 스파크 오픈'을 공개했다. 애플 실리콘에 최적화된 이 모델은 에이전트 수행과 시각적 추론에서 중국의 GLM 5.3, Kimi K3를 앞섰다고 밝혔다. 다만 로컬 환경에서 구동하려면 1TB에 달하는 메모리가 필요해, M5 울트라 탑재 맥 스튜디오 2대를 연결하거나 256GB 모델 4대를 구성해야 한다. 높은 메모리 요구 때문에 개별 개발자보다는 토큰 비용 부담이 큰 기업들의 자체 구축 대안으로 주목받고 있다.
유창식 성균관대 교수는 10월 15일 서울 코엑스에서 열린 반도체 산학연 교류 워크숍에서 AI 시스템용 D램 기술을 주제로 발표했다. 그는 연산장치 성능 발전 속도에 비해 메모리 용량 개선이 뒤처지는 '메모리 월' 현상과, 셀 간격 축소로 인한 로우해머 문제 및 이를 막기 위한 온다이 ECC 등 회로 추가로 발생하는 면적 손실을 D램 미세화의 한계로 지적했다. 그는 수직 구조 트랜지스터 위에 커패시터를 쌓는 4F² D램이나 셀을 다층으로 적층하는 구조, 셀과 주변회로를 별도 웨이퍼에서 제작해 결합하는 웨이퍼 투 웨이퍼 본딩 공정이 도입될 것으로 전망했다. 또한 고객 맞춤형 커스텀 D램 수요가 커지면서 메이저 D램 업체가 모든 수요를 감당하기 어려워질 것이라며, 커스텀 설계를 전문으로 하는 'D램 팹리스'와 위탁생산을 맡는 'D램 파운드리' 비즈니스가 새롭게 등장할 것이라고 예상했다.
삼성전자는 중국 선전에서 열린 제5회 GMIF2026(글로벌 메모리 혁신 포럼)에 참가해 400단 이상의 V-NAND와 zNAND-O 기술을 공개했다. 이 포럼은 선전메모리산업협회와 베이징대 집적회로대학원(School of Integrated Circuits)이 공동 주최했다. 삼성전자는 해당 기술들을 에이전틱 AI를 뒷받침할 메모리 기반으로 소개했다.
반도체 팹리스 기업 엑시나가 퀄컴 출신 스티브 핑거허트 최고사업책임자(CBO)를 영입했다고 14일 밝혔다. 핑거허트 CBO는 반도체 업계 경력 약 25년으로 영업과 사업개발 등 엑시나의 글로벌 사업 전반을 총괄한다. 특히 컴퓨트익스프레스링크(CXL) 기반 연산 메모리 솔루션인 MX1 제품의 고객사 AI 인프라 도입과 해외 사업 확대를 맡을 예정이다. MX1의 주요 목표 고객사는 클라우드 서비스 사업자다.
ETH 취리히와 뉴욕대 연구팀이 실제 HBM2 D램 칩을 대상으로 전력 소비를 실험적으로 분석한 논문을 발표했다. 연구진은 13가지 새로운 발견과 6가지 핵심 결론을 제시했으며, 읍 리드 동작이 다른 어떤 동작보다 훨씬 높은 전류를 소비한다는 점을 확인했다. 또한 데이터 전송 버스트에서 뱅크 그룹 버스 신호를 모두 토글할 경우 신호를 고정했을 때보다 전력 소비가 29.4% 높아진다는 사실을 밝혔다. 이 같은 특성을 바탕으로 설계한 접근 패턴은 36개 테스트 HBM2 칩에서 JEDEC 규격의 최고 전력 측정 루프보다 평균 23.6% 높은 전력 소비를 유발했다.
SK하이닉스가 SSD 컨트롤러의 Arm CPU 부담을 줄이기 위해 자체 설계한 소형 코어 H-TPU(Hynix Transaction Processing Unit)를 공개했다. H-TPU는 4단계 순차 실행 파이프라인으로 읽기·쓰기 명령 처리, 메타데이터 관리, 버퍼 제어 등 반복 작업을 전담하며, 일반 CPU 코어 대비 전력은 약 2.5%, 면적은 약 4% 수준이라고 밝혔다. SK하이닉스 SoC 설계 담당 구인재 부사장은 ISOCC 2026에서 PCIe 대역폭이 세대마다 두 배로 늘어나는 반면 컨트롤러 CPU 클럭과 제어 능력은 이를 따라가지 못하고 있다고 설명했다. 회사는 H-TPU를 차세대 엔터프라이즈 SSD 컨트롤러를 포함한 NAND 제품 전반과 엔비디아와의 공동 프로젝트 'Storage Next', 내년 예정된 고대역폭 플래시(HBF)에도 적용할 계획이다.
SK하이닉스 안현 개발총괄(CDO) 사장이 14일 서울 코엑스에서 열린 반도체대전(SEDEX) 2026 기조연설에서 HBM 다음 세대 AI 메모리인 고대역폭플래시(HBF)의 최종 규격이 오픈컴퓨트프로젝트(OCP)를 통해 내년 1월 확정될 것이라고 밝혔다. OCP는 구글 등 클라우드 기업과 부품사가 모여 개방형 규격을 만드는 단체다. SK하이닉스는 지난해부터 OCP 안에서 샌디스크, 구글 등과 함께 HBF 규격을 만들어왔다.