"멀티다이"
뉴스
AI 멀티다이 설계, EDA 툴 개편 논쟁 촉발
AI·HPC 칩이 3D 스태킹, 칩렛, 이기종 집적을 활용하는 멀티다이 구조로 진화하면서 기존 EDA 도구가 칩 단위를 넘어 패키지·보드·시스템 전체의 열·응력·전기적 물리 문제를 다뤄야 하는 상황에 직면했다. 마이크로소프트의 아르투르 레빈 부사장은 AI 가속기의 가장 어려운 문제가 칩 내부가 아니라 시스템 경계에서 발생한다고 말했다. Vinci의 하르디크 카바리아 CEO는 기존 설계 흐름이 칩·블록 단위의 경계별 검증에 맞춰져 있어, 설계가 끝난 뒤에야 물리 해석 결과가 나오는 구조적 한계가 있다고 지적했다. 인텔의 랄리타 임마네니 부사장은 서로 다른 업체 포맷 간 상호운용성 문제로 설계 분석에 10일이 걸린 사례를 언급하며, 벤더 간 상호운용성과 초기 단계 플로어플래닝 협의의 필요성을 강조했다.
시높시스, 3D 멀티다이서 PCIe 6.0 64GT/s 검증
시높시스가 5나노 PCIe 6.0 PHY 기반 테스트칩을 통해 적층형 3D 멀티다이 구조에서 PAM4 신호 방식의 64.0 GT/s PCIe 6.0 연결성을 구현·검증했다고 밝혔다. 8레인 구성 시 최대 128.0 GB/s 대역폭을 지원하며, 64 GT/s에서 송수신 아이 다이어그램이 PCIe 6.0 비트오류율 요구치를 크게 상회했다. TSV 구현, 더미 다이 전략, 상하부 다이 간 상호작용 모델링 등이 구현 과제로 다뤄졌다. 시높시스는 이번 결과가 모놀리식 SoC에서 멀티다이 설계로 전환하는 AI·HPC·데이터센터 스위칭·스토리지 고객을 위한 것이라고 설명했다.
자동차 멀티다이 패키징, 기능안전 검증 부담 키운다
세미컨덕터 엔지니어링이 발표한 백서는 자동차 반도체 산업의 두 가지 흐름을 다뤘다. 하나는 기능안전에 대한 요구 강화이고, 다른 하나는 동종 또는 이종 공정으로 제작된 다이(칩렛)를 표준 또는 첨단 패키지 기술로 하나의 패키지에 통합하는 멀티다이 설계 확산이다. 백서는 수율 확보, 다이의 자유로운 조합, 전력·성능·면적(PPA) 최적화 등을 이유로 멀티다이 설계가 자동차 응용에서 불가피한 선택이 되고 있다고 설명했다. 다만 이 접근법에는 장점과 함께 해결해야 할 과제도 있다고 덧붙였다.
