시높시스가 칩 설계·검증·아날로그 설계까지 자동화하는 AgentEngineer 도구 모음을 발표하고 연내 일반 출시를 계획 중이다. 코그니칩의 ACI 플랫폼, 중국 엠피리언 테크놀로지의 AI 에이전트, 오픈AI와 브로드컴이 공동 개발한 추론칩 할라피뇨 등 AI를 칩 설계에 활용하는 사례가 늘고 있다. 플로리다대 도메넥 포르테 교수는 AI가 학술논문과 특허 문헌을 대량 학습해 기존 특허와 유사한 회로 설계를 의도치 않게 만들어낼 수 있고, 설계 출처를 추적하기 어려워지는 문제가 생긴다고 밝혔다. 케임브리지대 사이먼 무어 교수는 칩은 양산 후 수정이 불가능하기 때문에 업계가 검증 단계에서는 AI 활용에 적극적이지만 아키텍처 결정에는 신중하다고 말했다.

Tom's Hardware2026-10-01영문 원문↗설계·EDA·IP

OpenAI, Moonshot AI 연루 추론 탈취 시도 적발해 차단

OpenAI는 블로그를 통해 중국 문샷AI(Moonshot AI)와 연관된 행위자들이 7월 자사 모델의 '보호된 추론'을 빼내려는 조직적 캠페인을 주도했다고 밝혔다. 활동은 7월 1일 낮은 빈도로 시작돼 7월 24~25일 1만6000건의 추출 패턴 요청으로 급증했으며, 4000명 이상의 사용자가 관여했고 7월 28일 완전히 차단됐다. OpenAI는 암호화는 뚫리지 않았고 저장된 대화나 데이터베이스 접근도 없었다고 설명하면서, 암호화된 추론을 재생해 복구하는 경로를 차단하고 스트리밍 출력 노출 감지 기능을 추가했다고 전했다. 앤트로픽도 9월 보고서에서 문샷이 5380개의 부정 계정으로 구성된 프록시 네트워크로 약 30만 건의 요청을 보냈고 클로드의 추론 서명을 재사용하는 '교차 세션 재생 공격'을 시도했다고 밝혔다.

Tom's Hardware2026-10-01영문 원문↗메모리(DRAM·NAND·HBM)

마이크론, YMTC 상대 소송 — 전직 엔지니어 기술유출 의혹

마이크론이 중국 3D 낸드 업체 YMTC를 상대로 소송을 제기하며, YMTC가 마이크론의 전직 엔지니어들을 영입해 영업비밀을 빼내고 이를 64단 3D 낸드를 비롯한 자사 메모리 기술과 특허 포트폴리오 구축에 활용했다고 주장했다. 마이크론에 따르면 이들 전직 직원은 퇴사 사유로 개인·가족 사정을 들었고 LinkedIn 프로필도 갱신하지 않았다. 홍빈 주, 준 리우, 다에식 송 등 여러 전직 마이크론 엔지니어가 이후 YMTC 특허의 발명자로 이름을 올렸으며, 그중 일부는 2023년 11월 YMTC가 캘리포니아에서 마이크론을 상대로 제기한 특허침해 소송에 사용됐다. 마이크론은 해당 특허가 재직 중 개발한 기술에 기반한다고 주장하며 법원에 특허 소유권을 마이크론으로 이전해달라고 요청했다.

Tom's Hardware2026-10-01영문 원문

설계·EDA·IP

LLM, 칩 설계 생산성 해법으로 — 검증이 핵심 병목으로 부상

Semiconductor Engineering은 AI 모델 학습을 위해 자체 맞춤형 칩을 설계하는 기업이 늘고 있지만, ASIC 하나를 설계하려면 1,000 엔지니어-월 이상의 작업이 필요할 정도로 여전히 난이도가 높다고 전했다. 기사는 1980~2000년대 EDA 툴과 HDL(Verilog) 등장으로 로직 합성 및 배치·라우팅 생산성이 크게 높아졌다고 설명한다. 이후 설계 병목은 아키텍처·로직 단계에서 기능검증 단계로 옮겨갔으며, 현재 기능검증은 전체 칩 개발 공정의 60~70%를 차지한다고 밝혔다. 검증은 시뮬레이션, 포멀 검증, 에뮬레이션 등 다단계·다방법 프로세스로 확장되었다고 설명했다.

Semiconductor Engineering2026-10-01영문 원문

설계·EDA·IP

PCIe 오버 UCIe, 칩렛 경계 전력·리셋 검증 쟁점

칩렛 기반 설계에서는 UCIe 3.0을 통해 PCIe 8.0 트래픽이 다이 경계를 넘어 전달되는데, PCIe와 UCIe가 각각 독립된 링크 상태머신·전력관리·리셋·복구 절차를 갖고 있어 이를 하나의 시스템으로 조율해야 하는 문제가 발생한다. 저전력 진입이나 리셋 요청 시 UCIe 스택이 상대 다이와 조율하며 트래픽을 멈추고 완료를 보고해야 하는데, 타이밍이나 상태 보고가 어긋나면 완료 타임아웃, 트래픽 손실, 비규격 동작이 생길 수 있다. 이런 오류는 PCIe나 UCIe 각각의 단독 검증으로는 원인을 특정하기 어렵다. Siemens의 Avery PCIe·UCIe VIP는 양쪽 다이와 경계를 포괄하는 프로토콜 인지형 검증 환경을 제공해 전력관리, 리셋, 복구, 트랜잭션 순서, 오류 처리, 계층 간 디버그를 실리콘 제작 전에 검증할 수 있게 한다고 설명한다.

Semiconductor Engineering2026-10-01영문 원문

SEMIFIVE Signs Turnkey Contract with Mobilint to Develop Robotics AI Chip Under 'K-On-Device AI Semiconductor' Program

KIPOST2026-10-01↗설계·EDA·IP

Emergence AI, 팹리스에 뉴로포멀 AI 도입 — 반도체 설계 협력 확대

Emergence AI가 자사의 뉴로포멀 AI 기술을 팹리스 반도체 기업들과 실제 배포 단계로 전환하고 있다고 밝혔다. 회사는 고객사 중 종합반도체기업(IDM)들도 관련 기술에 관심을 보이고 있다고 설명했다. 다만 구체적인 적용 분야나 협력 방식에 대한 세부 내용은 공개되지 않았다.

EE Times2026-09-30영문 원문

설계·EDA·IP

톰스하드웨어, AI칩 설계 주간 기획 — EDA·칩 설계 생태계 보도

IT 매체 톰스하드웨어가 2026년 9월 28일부터 10월 2일까지 'AI Chip Design Week' 프리미엄 콘텐츠 기획을 진행한다고 밝혔다. 이 기간 동안 AI가 칩 설계와 EDA 분야에 미치는 영향을 다루는 심층 보도와 분석 기사를 공개한다. 콘텐츠에는 프리미엄 뉴스와 함께 오픈AI(OpenAI) 인터뷰 등이 포함된다.

Tom's Hardware2026-09-30영문 원문↗