"Hot Chips 2026"
뉴스
Xcena, CXL로 메모리 병목 완화 — Hot Chips 2026 발표
한국 스타트업 Xcena가 Hot Chips 2026에서 컴퓨트 익스프레스 링크(CXL) 프로토콜을 활용해 메모리에 더 가까운 곳에서 데이터를 처리하는 방식을 소개했다. 메모리 근처에서 연산을 수행하는 개념 자체는 새롭지 않지만, Xcena는 CXL을 활용하면 더 나은 방식을 구현할 수 있다고 주장했다. 이 접근은 데이터 이동을 줄여 메모리 병목 문제를 완화하는 데 초점을 맞추고 있다.
삼성 HBM 로드맵, 4nm 로직 베이스다이로 컴퓨팅 결합
삼성전자는 Hot Chips 2026에서 HBM을 메모리와 컴퓨팅이 결합된 시스템으로 발전시키는 3단계 로드맵을 공개했다. 삼성 D램 설계팀의 상욱 한(Sangwook Han)은 HBM4부터 베이스다이를 4nm 로직 공정으로 제작한 것이 로드맵의 핵심 동력이라고 설명했다. 1단계 cHBM은 PHY를 소형 다이투다이(D2D) 링크로 대체하고 메모리 컨트롤러를 베이스다이로 옮겨 XPU 면적을 확보한다. 2단계 aHBM은 베이스다이에 온도·전압 센서, LPDDR·HBM 기반 메모리 확장, 연산소자(PE)를 추가한다. 3단계 zHBM은 인터포저 없이 프로세서를 D램 스택 바로 아래에 배치하는 완전 3D 구조로, 삼성은 이를 기존 HBM 구조 최적화를 넘어선 재설계라고 밝혔다.
Cerebras CS-6, 웨이퍼에 D램 적층 — 추론 성능 우위 지속
Cerebras가 Hot Chips 2026에서 차세대 웨이퍼스케일 가속기 로드맵을 공개했다. CS-6 시스템에 탑재될 WSE는 처음으로 로직·SRAM 웨이퍼 위에 D램을 3D 적층해 칩 면적을 줄이면서 추론 성능 우위를 유지할 계획이라고 밝혔다. 또한 CS-4 랙스케일 시스템과 신형 넥서스(Nexus) 랙 설계를 통해 WS-3T 웨이퍼 3개를 전원·네트워킹·냉각이 통합된 착탈식 '백팩' 모듈에 담아 성능을 높였다고 설명했다. 회사에 따르면 넥서스 설계는 전력 손실을 줄여 웨이퍼에 두 배의 전력을 공급할 수 있게 하며, 이는 WS-3 대비 최대 2배의 성능 향상으로 이어진다. 다만 WS-3T는 웨이퍼당 44GB, CS-4 랙 전체로도 132GB 메모리에 그쳐 경쟁사 랙스케일 시스템 대비 메모리 용량은 적다.
할라피뇨, HBM4 15.4TB/s로 블랙웰 추론 효율 도전
OpenAI가 Hot Chips 2026에서 브로드컴과 공동 개발한 AI 추론 가속기 '할라피뇨'의 아키텍처와 성능을 상세 공개했다. 이 칩은 216GB HBM4 메모리와 최대 15.4TB/s 대역폭을 갖췄으며, 700W에서 MXFP4 기준 최대 13.4페타플롭스 성능을 낸다. 64개의 코어 슬라이스가 각각 HBM 슬라이스와 짝을 이루는 NUMA 방식 구조를 채택했고, 2048개 프로세서로 구성된 전체 시스템은 27엑사플롭스 성능과 32PB/s의 총 메모리 대역폭을 지원한다. OpenAI는 프리필·드래프트·검증 3단계로 추론을 분해하는 방식이 엔비디아의 프리필·디코드 2단계 방식과 다르다고 설명했으며, 칩의 물리적 조립은 셀레스티카가 맡는다.
