"zHBM"
뉴스
삼성전자 zHBM, 가속기 위 메모리 3D 적층으로 응답속도 개선
삼성전자가 미국 캘리포니아주 샌타클래라에서 열린 'AI 인프라 서밋'에서 AI 가속기 위에 메모리를 3차원으로 적층하는 'zHBM' 비전을 제시했다. 김인동 삼성전자 미주총괄법인(DSA) 메모리 상품기획 담당 상무는 16일(현지시간) 발표를 통해 이 기술로 AI 시스템의 응답 속도를 10배로 끌어올리겠다는 목표를 밝혔다. 김 상무는 현재 대화형 AI 시스템의 상황을 언급하며 발표를 이어갔다.
삼성 HBM 로드맵, 4nm 로직 베이스다이로 컴퓨팅 결합
삼성전자는 Hot Chips 2026에서 HBM을 메모리와 컴퓨팅이 결합된 시스템으로 발전시키는 3단계 로드맵을 공개했다. 삼성 D램 설계팀의 상욱 한(Sangwook Han)은 HBM4부터 베이스다이를 4nm 로직 공정으로 제작한 것이 로드맵의 핵심 동력이라고 설명했다. 1단계 cHBM은 PHY를 소형 다이투다이(D2D) 링크로 대체하고 메모리 컨트롤러를 베이스다이로 옮겨 XPU 면적을 확보한다. 2단계 aHBM은 베이스다이에 온도·전압 센서, LPDDR·HBM 기반 메모리 확장, 연산소자(PE)를 추가한다. 3단계 zHBM은 인터포저 없이 프로세서를 D램 스택 바로 아래에 배치하는 완전 3D 구조로, 삼성은 이를 기존 HBM 구조 최적화를 넘어선 재설계라고 밝혔다.
삼성전자, 3D 구조로 HBM5 2배·zHBM 8배 성능 승부
삼성전자가 차세대 HBM인 HBM5 성능을 HBM4E 대비 2배로, 이후 세대 zHBM은 HBM4E보다 8배 높이겠다는 전략을 공개했다. 3차원(3D) 구조 혁신을 앞세워 차세대 메모리 주도권을 확보하겠다는 구상이다. 최장석 삼성전자 DS부문 메모리사업부 상품기획팀장(상무)이 9월 1일 대만 타이베이에서 열린 '세미콘 타이완 2026' 메모리 이그제큐티브 서밋 기조연설에서 이 같은 내용을 밝혔다.
