CMOS

p형과 n형 트랜지스터를 짝지어 쓰는 회로 방식. 대기 상태에서 전력을 거의 안 써서 디지털 칩의 기본 구조가 됐다.

n형 트랜지스터만으로 논리 회로를 만들면 입력이 고정된 상태에서도 저항 경로를 통해 전류가 계속 흘러 정지 중에도 전력을 소모하는 문제가 있었다. 이를 없애기 위해 게이트 입력을 공유하는 p형과 n형 트랜지스터를 짝지어, 입력이 바뀔 때마다 둘 중 하나만 켜지고 나머지는 꺼지도록 설계한 것이 CMOS다. 마치 서로 반대로 움직이는 두 개의 문처럼, 한쪽이 열리면 다른 쪽은 반드시 닫혀 출력이 전원이나 접지 어느 한쪽에만 연결되고, 두 트랜지스터가 동시에 통하는 구간은 신호가 전환되는 짧은 순간뿐이다. 회로 설계자가 표준 셀 라이브러리에서 인버터나 낸드 게이트 하나를 가져다 쓸 때, 그 안에는 이미 pMOS와 nMOS 쌍이 함께 배치되어 있으며, 로직 게이트부터 SRAM 셀, 센서 픽셀 회로까지 디지털 집적회로 설계 전반의 기본 단위로 CMOS 구조가 쓰인다. 다만 트랜지스터가 작아질수록 꺼진 상태에서도 완전히 차단되지 않고 새어 나가는 누설 전류와 스위칭마다 발생하는 동적 전력이 커지므로, CMOS라고 해서 대기 전력이 아예 없는 것은 아니라는 점은 주의해야 한다.