EDA

칩을 설계·검증하는 소프트웨어 묶음. 3개 회사 과점이라 도구 접근 자체가 수출통제의 지렛대가 된다.

현대 칩은 트랜지스터가 수십억 개 단위로 들어가기 때문에 회로도를 손으로 그리거나 배선을 사람이 검토하는 방식으로는 설계가 불가능하다. EDA는 논리 합성, 배치·배선, 타이밍·전력 검증, 설계 규칙 검사(DRC) 등 여러 단계를 하나의 도구 체인으로 묶어, 설계자가 작성한 RTL 코드를 파운드리에 넘길 수 있는 마스크 데이터까지 자동으로 변환해 준다. 설계팀이 파운드리에 제출할 최종 데이터를 확정하는 사인오프 단계나, 신규 공정 노드로 설계를 이전하며 해당 공정의 PDK와 도구를 맞춰가는 단계마다 EDA가 빠짐없이 관여한다. 뉴스에서 특정 국가나 기업에 EDA 라이선스 판매를 제한한다는 소식이 나오는 것도, 이 도구 없이는 첨단 공정용 칩 설계 자체가 진행되지 않기 때문이다. EDA를 설계 결과물(IP나 칩 자체)과 혼동하기 쉬운데, EDA는 설계를 만들어내는 소프트웨어일 뿐 그 결과로 나온 회로 설계 자산과는 별개다. 또한 과점 구조라 해서 대체 도구가 전혀 없는 것은 아니며, 실제 사용 가능 여부는 도구가 특정 파운드리의 공정 설계 키트와 얼마나 맞물려 있느냐에 크게 좌우된다.