RTL

레지스터 사이의 데이터 흐름으로 회로를 기술하는 설계 단계. Verilog·VHDL 로 쓴다.

본문은 아직 없습니다. 한 줄 정의만으로도 쓸모가 있어 먼저 열어 두었습니다. 본문은 작성 후 자기 검증 단계를 거쳐 코드 게이트를 통과해야 게시됩니다.