PDK
Process Design Kit

특정 공정으로 설계하려면 필요한 규칙·모델·라이브러리 묶음. 파운드리가 제공하며 보통 비공개다.
같은 회로라도 어느 공정으로 만드느냐에 따라 트랜지스터의 동작 특성과 배선 규칙이 완전히 달라지기 때문에, 설계자가 공정의 물리적 세부사항을 몰라도 표준화된 방식으로 설계할 수 있게 해주는 매개체가 필요하다. PDK는 소자의 전기적 거동을 담은 시뮬레이션 모델, 배선 간격이나 최소 폭 같은 디자인 룰, 자주 쓰는 로직을 미리 만들어둔 표준셀 라이브러리, 그리고 레이아웃과 회로도가 일치하는지 검증하는 규칙 등을 EDA 툴에서 바로 불러 쓸 수 있는 형태로 묶어 놓은 것이다. 설계팀이 파운드리와 위탁 계약을 맺고 나서 가장 먼저 받는 자료가 PDK이며, 공정 노드를 바꾸거나 파운드리를 옮길 때는 회로를 새로 그리지 않아도 PDK 자체가 바뀌므로 설계 전체를 다시 검증하는 작업이 뒤따른다. 흔히 하는 오해는 PDK만 있으면 곧바로 제조에 들어갈 수 있다고 생각하는 것인데, 실제로는 사용하는 EDA 툴 버전과의 조합마다 별도의 캘리브레이션과 검증을 거쳐야 하고 PDK 자체도 파운드리와 비공개 계약 아래 제한된 인원에게만 배포된다.
설계 분야의 다른 용어
EDA입문해설
Electronic Design Automation칩을 설계·검증하는 소프트웨어 묶음. 3개 회사 과점이라 도구 접근 자체가 수출통제의 지렛대가 된다.
IP 코어입문해설
IP Core남이 설계해 둔 회로 블록을 라이선스로 가져다 쓰는 것. CPU·인터페이스·메모리 컨트롤러가 대표적이다.
RTL중급해설
Register Transfer Level레지스터 사이의 데이터 흐름으로 회로를 기술하는 설계 단계. Verilog·VHDL 로 쓴다.
논리합성중급해설
Logic SynthesisRTL 을 실제 게이트 회로로 바꾸는 단계. 여기서 면적·타이밍·전력의 큰 틀이 정해진다.
배치배선중급해설
Place and Route게이트를 칩 위에 놓고 선을 잇는 단계. 물리적 제약이 처음으로 성능에 직접 반영되는 지점이다.
칩렛중급해설
Chiplet큰 칩을 여러 작은 다이로 나눠 만들고 패키지 안에서 잇는 방식. 수율과 재사용성을 함께 얻는다.
테이프아웃입문해설
Tape-out설계를 마치고 제조용 데이터를 팹에 넘기는 시점. 이후 수정은 마스크를 다시 만들어야 해서 비용이 크다.