SK하이닉스 안현 개발총괄 사장이 14일 SEDEX 2026 기조연설에서 AI 추론 시장 확대에 따라 메모리 계층의 성능과 용량 측면에서 새로운 병목이 발생하고 있다고 진단했다. 그는 HBM 기술 경쟁력을 지속 고도화하는 한편 3D Stacked DRAM, HBF 등 차세대 메모리 기술을 통해 전체 메모리 계층을 최적화하는 로드맵을 제시했다. 이를 통해 AI 생태계의 지속 성장을 뒷받침하겠다는 전략을 밝혔다.
이 글은 원문을 요약한 큐레이션입니다. 제목은 요약에 맞춰 새로 붙였습니다. 수치와 단위는 원문 표기를 유지했습니다. 전체 내용은 원 매체에서 읽어 주세요.원문: KIPOST 「SK하이닉스 안현 사장, "전체 메모리 계층 최적화로 AI 생태계 지속 성장 견인"」
KIPOST 원문 보기 ↗
ETH 취리히와 뉴욕대 연구팀이 실제 HBM2 D램 칩을 대상으로 전력 소비를 실험적으로 분석한 논문을 발표했다. 연구진은 13가지 새로운 발견과 6가지 핵심 결론을 제시했으며, 읍 리드 동작이 다른 어떤 동작보다 훨씬 높은 전류를 소비한다는 점을 확인했다. 또한 데이터 전송 버스트에서 뱅크 그룹 버스 신호를 모두 토글할 경우 신호를 고정했을 때보다 전력 소비가 29.4% 높아진다는 사실을 밝혔다. 이 같은 특성을 바탕으로 설계한 접근 패턴은 36개 테스트 HBM2 칩에서 JEDEC 규격의 최고 전력 측정 루프보다 평균 23.6% 높은 전력 소비를 유발했다.
SK하이닉스가 SSD 컨트롤러의 Arm CPU 부담을 줄이기 위해 자체 설계한 소형 코어 H-TPU(Hynix Transaction Processing Unit)를 공개했다. H-TPU는 4단계 순차 실행 파이프라인으로 읽기·쓰기 명령 처리, 메타데이터 관리, 버퍼 제어 등 반복 작업을 전담하며, 일반 CPU 코어 대비 전력은 약 2.5%, 면적은 약 4% 수준이라고 밝혔다. SK하이닉스 SoC 설계 담당 구인재 부사장은 ISOCC 2026에서 PCIe 대역폭이 세대마다 두 배로 늘어나는 반면 컨트롤러 CPU 클럭과 제어 능력은 이를 따라가지 못하고 있다고 설명했다. 회사는 H-TPU를 차세대 엔터프라이즈 SSD 컨트롤러를 포함한 NAND 제품 전반과 엔비디아와의 공동 프로젝트 'Storage Next', 내년 예정된 고대역폭 플래시(HBF)에도 적용할 계획이다.
SK하이닉스 안현 개발총괄(CDO) 사장이 14일 서울 코엑스에서 열린 반도체대전(SEDEX) 2026 기조연설에서 HBM 다음 세대 AI 메모리인 고대역폭플래시(HBF)의 최종 규격이 오픈컴퓨트프로젝트(OCP)를 통해 내년 1월 확정될 것이라고 밝혔다. OCP는 구글 등 클라우드 기업과 부품사가 모여 개방형 규격을 만드는 단체다. SK하이닉스는 지난해부터 OCP 안에서 샌디스크, 구글 등과 함께 HBF 규격을 만들어왔다.
SK하이닉스 안현 사장은 14일 서울 코엑스 'SEDEX 2026' 기조연설에서 차세대 AI 메모리 개발 전략을 소개했다. 안 사장은 HBM과 SSD 사이에 위치하는 새로운 메모리 계층인 고대역폭플래시(HBF) 개발을 주도하고 있으며, 지난해 7월 샌디스크·구글 등과 컨소시엄을 구성해 HBF 첫 표준을 공개한 데 이어 내년 1월 최종 표준을 제정할 계획이라고 밝혔다. HBF는 낸드를 수직 적층해 실리콘관통전극(TSV)으로 연결하는 구조로, 동세대 HBM 대비 절반 수준의 대역폭과 약 10배 늘어난 용량을 목표로 한다. SK하이닉스는 HBM4E, 커스텀 HBM4E, HBM5 개발도 병행할 계획이며, 장기적으로 커스텀 HBM 비중이 확대될 것이라고 전망했다.
14일 서울 코엑스에서 제28회 반도체대전(SEDEX 2026)이 개막해 지난해보다 70개사 늘어난 300여개사가 참가했다. 삼성전자와 SK하이닉스는 AI 시스템의 데이터 처리 병목 해소를 주제로 기술 전략을 선보였다. 삼성전자는 메모리·파운드리·첨단 패키징을 결합한 통합 기술을 내세웠고, SK하이닉스는 속도와 용량 요구에 맞춰 메모리 계층을 확장하는 전략을 제시했다.
CXMT 사장 차오칸위는 Yicai 보도를 통해 연내 첫 4F² 제품으로 서버용 DDR5 RDIMM을 출시할 계획이라고 밝혔다. 이 제품은 수직 트랜지스터를 적용해 셀 면적을 기존 6F² 대비 이론상 약 3분의 1 줄인 구조이며, 구체적인 속도나 용량은 공개되지 않았다. 차오 사장은 통합칩앤칩렛콘퍼런스에서 이같이 말했으며, CXMT가 수직 게이트(VSG) 트랜지스터 기술과 관련해 300개 이상의 특허 패밀리를 보유하고 있다고 설명했다. 보도에 따르면 업계 전반이 웨이퍼 레벨 하이브리드 본딩을 결합한 3D 방식의 4F² 기술로 이동하고 있으며, 삼성전자와 SK하이닉스도 각각 유사한 수직 채널 기반 4F² 설계를 공개한 바 있다.
삼성전자가 12일(현지시간) 미국 새너제이에서 열린 'OCP 글로벌 서밋 2026'에서 고대역폭메모리(HBM), 컴퓨트익스프레스링크(CXL), 차세대 솔리드스테이트드라이브(SSD) 등 AI 인프라용 메모리·스토리지 기술 전략을 공개했다. 삼성전자는 메모리 속도와 용량을 높이고 데이터 저장·관리를 효율화하는 기술로 AI 인프라 시장을 공략한다는 방침을 밝혔다. 아울러 글로벌 파트너사와의 시스템 공동 설계 협력도 확대하겠다고 밝혔다.
SK하이닉스가 인천 송도컨벤시아에서 열린 ISOCC 2026에서 SSD 컨트롤러용 소형 프로세서 H-TPU(Hynix-Transaction Processing Unit)의 구조를 공개했다. 범용 CPU가 담당하던 반복 작업을 H-TPU 100여개에 나눠 분산 처리해 전력 소비와 칩 면적을 줄이는 방식이다. 구인제 SK하이닉스 부사장은 SSD 컨트롤러 내부의 범용 CPU가 전력 소모와 면적 측면에서 한계 상태에 있다고 말했다. 이를 해결하기 위해 공통 입출력(I/O) 처리 구조를 적용한 것으로 설명됐다.