RAPID DRAM 아키텍처, PIM 데이터 재배열 부담 완화

미국 시러큐스대와 독일 에를랑겐-뉘른베르크대(FAU), 드레스덴공대 연구진이 'RAPID: Row-Parallel Arithmetic Processing in DRAM'이라는 논문을 발표했다. 기존 프로세싱-인-메모리(PUM) 방식은 비트라인 단위 전하 공유 연산 때문에 데이터를 컬럼 지향 비트-직렬 구조로 재배열해야 했고, 이는 CPU의 행 지향 워드-병렬 레이아웃과 맞지 않아 연산 전환 시마다 변환 비용이 발생했다. RAPID는 DRAM 서브어레이에 인접 비트라인 간 수평 이동을 담당하는 마이그레이션 셀과 인-어레이 논리 반전을 수행하는 인버전 셀이라는 두 가지 경량 확장을 추가했다. 이를 통해 CPU 호환 레이아웃을 유지하면서도 DRAM 서브어레이의 병렬성을 활용한 행 병렬·비트 병렬 연산이 가능해진다. 해당 내용은 2026년 10월 arXiv 프리프린트(arXiv:2610.02502)로 공개됐다.

이 글에 나온 것