"칩렛"
기업
용어
뉴스
Siemens, 칩렛 설계 IP 데이터 관리 체계 제시
Siemens DISW 필진은 멀티칩렛 이종집적 설계에서 데이터 관리가 필수적이라고 설명했다. 다양한 출처의 설계 IP 관리, 리비전 관리와 이력 추적이 가능한 설계 계층 관리, 중앙 집중식 데이터 허브, 실시간 상태 추적 등 4가지 요소가 핵심이라고 밝혔다. 이는 시리즈의 네 번째 글로, 잘못된 버전 사용이나 ECO 누락이 제품 실패로 이어질 수 있다고 지적했다. Siemens의 Innovator3D IC 데이터 관리 소프트웨어가 리비전 관리와 접근 권한 관리 기반의 단일 정보원 역할을 지원한다고 소개했다.
시놉시스 TestMAX, 칩렛 SoC 스캔 압축·RTL 시프트 레프트 지원
Semiconductor Engineering은 AI 가속기와 HPC 프로세서가 대규모 스캔 플립플롭, 칩렛 통합, 높은 테스트 커버리지 요구로 기존 DFT 방식의 한계에 직면했다고 전했다. 시놉시스는 DFTMAX SEQ 기반 TestMAX Unified Compression과 프로그래머블 고대역폭 테스트 데이터 전달망인 Streaming Fabric을 결합해 이를 해결한다고 소개했다. Unified Compression은 제조·번인·시스템레벨·필드 테스트 전반에서 재사용 가능한 압축 아키텍처를 제공하며, Streaming Fabric은 스캔 트래픽을 패킷화해 계층적 대형 설계 전반에 전달한다. 또한 TestMAX Manager를 통해 RTL 단계에서 테스트 구조를 설계하는 '시프트 레프트' 방법론도 제시됐다.
미시간대 Fengshui, 칩렛 풀과 가속기 설계 동시 최적화
미시간대학교 연구진이 칩렛 생태계와 맞춤형 반도체(BASIC) 설계를 함께 최적화하는 공동설계 프레임워크 'Fengshui'를 제안하는 논문을 발표했다. 이 프레임워크는 칩렛 풀 구성과 애플리케이션 특화 가속기 설계를 동시에 고려해 최적화하는 방식을 다룬다. 논문은 2026년 9월 arXiv에 프리프린트로 공개됐다.
하이델베르크대, BSS-2 칩렛망으로 뉴로모픽 확장
독일 하이델베르크대학교 연구진이 'BrainScaleS-2(BSS-2)' 신경모방 아키텍처를 칩렛 기반으로 확장하기 위한 통합 연결망 설계에 관한 기술 논문을 발표했다. 논문은 스파이크와 같은 오류 허용 트래픽과 구성 데이터 등 오류 비허용 트래픽을 함께 처리하는 라우팅 칩렛 설계를 제시했다. 이 라우팅 칩렛은 다수의 BSS-2 유닛을 2D 메시 토폴로지로 상호연결할 수 있도록 한다. 해당 내용은 2026년 9월 arXiv 프리프린트로 공개됐다.
SignatureIP, 칩렛·AI SoC용 NoC 인터커넥트 IP 공개
이 백서는 AI, 자동차, 칩렛 기반 SoC가 기존 공유 버스·크로스바 인터커넥트의 한계를 넘어서고 있다고 설명한다. AI 가속기 워크로드는 브로드캐스트 스누프 방식이 무너지는 수준의 에이전트 수에서 이기종 코히런시를 요구하며, 자동차 ADAS·EV 플랫폼은 ISO 26262 ASIL-D 안전 메커니즘이 인터커넥트에 내장돼야 한다고 지적한다. UCIe 2.0 기반 칩렛 분리는 다이 경계를 넘는 코히런시를 필요로 하고, 3nm·2nm 공정에서는 크로스바 중재 경로의 타이밍 클로징이 어려워지고 있다고 밝혔다. 백서는 이에 대한 대안으로 패킷 스위치 방식 NoC와 디렉토리 기반 코히런시를 제시하고, C-NOC·NC-NOC·AXI2CHI·CHI2AXI·ATC·Proxy Cache·Ethernet·Inoculator로 구성된 SignatureIP 서브시스템 IP 포트폴리오를 소개했다.
칩렛 확산에 열분석 범위, 트랜지스터서 시스템까지 확대
Synopsys, Silvaco, Vinci, Keysight EDA, Siemens EDA 관계자들이 디자인오토메이션콘퍼런스(DAC)에서 열 관리를 주제로 논의했다. 칩렛과 첨단 패키징이 확산되면서 열 분석은 개별 다이가 아니라 패키지와 시스템 전체를 아울러야 하는 과제가 됐다고 지적했다. 참석자들은 TIM(열계면물질), 콜드플레이트, 이머전 냉각, 다이렉트 칩 냉각 등 냉각 기술과 함께 게이트 단위의 정밀한 열 시뮬레이션이 필요하다고 강조했다. 열 문제를 방치하면 일렉트로마이그레이션 등 신뢰성 문제로 이어질 수 있다고 경고했다.
NUS 칩렛 CHIPSMORE, RRAM·SRAM 결합 LLM 추론
싱가포르국립대(NUS) 연구진이 컴퓨트-인-인터커넥트와 컴퓨트-인-메모리(CIM)를 결합한 LLM 추론 가속기 'CHIPSMORE'를 다룬 기술 논문을 공개했다. 이 아키텍처는 저항성램 아날로그 컴퓨트-인-메모리(RRAM-ACIM)와 정적램 디지털 컴퓨트-인-메모리(SRAM-DCIM)로 구성된 이종 처리소자를 프로그래머블 Inter-PE 연산 네트워크(IPCN)로 연결한다. 이를 통해 기본 모드와 LoRA(저순위 적응) 추론을 다양한 워크로드에서 다중 요청(multi-request) 방식으로 지원한다. 해당 내용은 2026년 8월 arXiv 프리프린트로 게재됐다.
DFF 도입, 칩렛 패키지 테스트 데이터 공급망 전반 연계
이 발표는 모놀리식 다이에서 칩렛 기반 패키징으로 전환하면서 테스트 복잡도가 커지는 문제를 다룬다. 이를 위해 공급망 전반에서 테스트 데이터를 수집·변환·전송·적용하는 'Data Feed Forward(DFF)' 인프라를 제시했다. DFF는 초기 생산 단계에서 생성된 테스트 데이터를 지리적으로 떨어진 후속 테스트 공정에서도 활용할 수 있게 하며, 테스트 커버리지 최적화와 예측된 양품의 번인 생략, 트림 목표 예측을 통한 미스트림 방지, 파라미터 드리프트 감지 등의 효과를 제시한다. 핵심 요소로 실시간 테스트 공정을 수집·관리하는 Exensio Test Operations와 테스트용 모델 생애주기 관리를 지원하는 Exensio StudioAI(ModelOps for Test)가 소개됐다.
