본문 바로가기

ChipBase한국어 반도체 데이터베이스

최근 소식 오픈소스 EDA 릴리스 보류 큐

설계·EDA·IP

시놉시스 TestMAX, 칩렛 SoC 스캔 압축·RTL 시프트 레프트 지원

Semiconductor Engineering2026-09-221분 읽기영문 원문

분야 자료 사진 — 칩 다이의 회로 배치 · Martijn Boer · 퍼블릭 도메인 (기사 원문의 사진이 아닙니다)

Semiconductor Engineering은 AI 가속기와 HPC 프로세서가 대규모 스캔 플립플롭, 칩렛 통합, 높은 테스트 커버리지 요구로 기존 DFT 방식의 한계에 직면했다고 전했다. 시놉시스는 DFTMAX SEQ 기반 TestMAX Unified Compression과 프로그래머블 고대역폭 테스트 데이터 전달망인 Streaming Fabric을 결합해 이를 해결한다고 소개했다. Unified Compression은 제조·번인·시스템레벨·필드 테스트 전반에서 재사용 가능한 압축 아키텍처를 제공하며, Streaming Fabric은 스캔 트래픽을 패킷화해 계층적 대형 설계 전반에 전달한다. 또한 TestMAX Manager를 통해 RTL 단계에서 테스트 구조를 설계하는 '시프트 레프트' 방법론도 제시됐다.

이 글에 나온 것

시놉시스 #DFT #시놉시스 #TestMAX #칩렛 #테스트압축

이 글은 원문을 요약한 큐레이션입니다. 제목은 요약에 맞춰 새로 붙였습니다. 수치와 단위는 원문 표기를 유지했습니다. 전체 내용은 원 매체에서 읽어 주세요.원문: Semiconductor Engineering 「From Test Compression To Hierarchical Connectivity: Scaling SoC Test For AI And HPC Devices」

Semiconductor Engineering 원문 보기 ↗

설계·EDA·IP 소식 더 보기

OpenAI 재퍼뇨, AI 설계 개입으로 9개월 만에 테이프아웃

AI가 EDA 툴의 개별 단계 최적화를 넘어 칩 설계 과정 자체에 관여하는 사례가 늘고 있다. 구글 딥마인드의 알파칩은 강화학습으로 TPU 3세대에 걸쳐 회로 블록 배치와 레이아웃 최적화에 쓰였고, 엔비디아는 자사 RTL과 설계 데이터를 학습한 내부 AI 모델로 GPU·가속기·CPU 개발 업무 일부를 자동화하고 있다. OpenAI는 재퍼뇨 칩 개발에서 구현, 설계공간 탐색, 검증, 산술회로 최적화 등에 AI를 직접 활용해 초기 설계부터 테이프아웃까지 9개월 만에 마쳤다고 밝혔다. 핫칩스 발표에서 OpenAI는 인간 기준 설계 대비 BF16 곱셈기 56%, FP4 내적 블록 21%, FP32 누산기 10% 성능 개선과 매트릭스·SIMD 유닛 면적 10%·8% 감소를 공개했다. 8월 말에는 아키텍트랩스가 거의 전 과정을 AI로 설계했다고 주장한 칩을 공개해 업계 첫 사례로 언급됐다.

Tom's Hardware2026-09-29

반도체 검증, 도구 중심에서 추적 스레드 방식으로 전환 논의

Semiconductor Engineering 기고문은 현대 반도체 시스템이 하드웨어·소프트웨어·서브시스템·시스템 영역에 걸쳐 검증되면서 기존의 도구 중심 검증 방식이 한계에 부딪히고 있다고 지적했다. 요구사항 변경, IP 재사용, 안전·보안·품질 목표가 겹치는 상황에서 검증 결과가 여러 도구와 팀에 흩어져 맥락을 잃는 문제가 커지고 있다는 것이다. 필자들은 검증 산출물을 단순한 완료 보고서가 아니라 요구사항·파라미터·구성·결과를 연결한 '재사용 가능한 증거'로 다뤄야 한다고 주장했다. 이를 위해 요구사항, 검증 활동, 구성, 결과를 구조적으로 연결하는 '검증 스레드' 개념을 제시했다.

Semiconductor Engineering2026-09-29

무어스랩AI, 반도체 검증·디버그 전과정에 AI 에이전트 적용

반도체 설계 자동화 스타트업 무어스랩AI가 검증, 디버그, 커버리지 단계에 AI 에이전트를 적용해 칩 설계 기간을 2년 이상에서 6개월 이하로 단축하는 것을 목표로 한다고 밝혔다. 셸리 헨리 최고경영자는 회사가 반도체 엔지니어 출신 중심으로 설립돼 범용 AI 기술이 아니라 반도체 전문성을 바탕으로 도구를 만든다는 점이 차별점이라고 말했다. 회사는 약 10곳의 고객사에 시스템을 배포했으며, 기존 3~4개월 걸리던 초기 테스트벤치 구축과 첫 버그 발견 과정을 48시간 이내로 단축했다고 설명했다. 헨리 CEO는 LLM이나 AI 에이전트에 스펙을 맡기면 세부 사항의 20~30%를 놓칠 수 있어, 무결점이 요구되는 반도체 산업에서는 검증에 많은 시간과 노력을 들이고 있다고 밝혔다.

Semiconductor Engineering2026-09-29

LG전자·Ceva, UWB 통합 솔루션 개발 — 차량·산업용 SoC 공략

반도체 및 소프트웨어 IP 기업 세바(Ceva)가 LG전자와 협력해 차량·산업·소비자용 SoC를 개발하는 반도체 및 OEM 기업을 위한 초광대역(UWB) 통합 솔루션을 제공한다고 28일 밝혔다. 이 솔루션은 Ceva의 Ceva-웨이브스(Ceva-Waves) UWB 베이스밴드 IP 및 소프트웨어와 LG전자 시스템온칩(SoC)센터가 개발한 UWB RF 기술을 결합한 형태다. 두 회사는 이미 미국의 주요 반도체 기업을 고객으로 확보해 해당 솔루션의 상용화 가능성을 입증했다고 밝혔다.

KIPOST2026-09-28

AI의 직관 능력과 반도체 설계자의 창의성 논쟁

세미컨덕터엔지니어링 칼럼니스트는 AI가 직관을 가질 수 있는지, 그리고 그것이 창의성의 필수 조건인지에 대한 개인적인 견해를 제시했다. 그는 AI가 과거 데이터를 기반으로 최적화만 할 수 있는지, 아니면 진정한 혁신이 가능한지를 물으며, 과거 기록은 편향되고 불완전하다고 지적했다. 프로이트, 융, 클라인 등 심리학자들의 직관에 대한 상반된 견해를 소개하고, 저자 자신이 겪은 반도체 설계 관련 일화(타이밍 문제 해결을 위한 기호적 해법 제안, 무의식적 발언, 대학 시절 마이크로프로세서 설계 경험)를 예로 들었다. 그는 자신이 한 일을 AI도 할 수 있었을 것이라며, 다만 자신이 더 빠르고 적은 에너지로 했을 뿐이라고 결론지었다.

Semiconductor Engineering2026-09-28

난야, 인텔 특허 이관받은 NPE에 D램 특허소송 피소

미국 텍사스 소재 특허관리전문기업(NPE) 파워워치시스템이 대만 난야를 상대로 텍사스동부연방법원에 D램 특허침해소송을 제기했다. 이번 소송에 쓰인 특허 2건(US7,281,079·7,432,731)은 인텔이 2022년 특허 수익화를 위해 신설한 타호리서치에 이관했던 포트폴리오에 포함된 것으로, 타호리서치에서 사우스포크IP홀딩스를 거쳐 파워워치시스템으로 여러 차례 이관됐다. 파워워치시스템은 난야의 DDR3, DDR3(L), DDR4 SDRAM, DIMM 제품이 해당 특허를 침해했다고 주장했으며, 2023년 3월 경고장을 보냈지만 라이선스 협상이 이뤄지지 않아 소송에 이르렀다고 밝혔다. 카운터포인트에 따르면 올해 2분기 D램 시장(매출 기준)에서 난야 점유율은 5위였다. SK하이닉스 특허를 양수한 NPE 미미르IP도 이달 대만 미디어텍을 상대로 별도의 특허침해소송을 제기하는 등 반도체 업계의 NPE발 특허분쟁이 이어지고 있다.

ZDNet Korea2026-09-27

엔비디아 AI 챗봇 특허, PC 게임 최적화 진단 자동화 겨냥

엔비디아가 PC 게임 개발자의 최적화 작업을 돕는 AI 챗봇 특허를 출원한 사실이 확인됐다. 개발자가 일반 언어로 문제를 설명하면 챗봇이 해당 문제에 맞는 진단 코드를 작성해 GPU에서 자동 실행하고 결과를 제공하는 방식이다. Patentlyze가 처음 발견한 이 특허는 프레임 타임 급증이나 마이크로 스터터 같은 문제를 예시로 들었다. 다만 진단 코드의 검증 절차가 명확히 나와 있지 않으며, 특허가 실제 제품으로 이어질지는 불확실하다.

Tom's Hardware2026-09-26

Arteris NoC-to-NoC, 다이 경계서 AXI 변환 생략

반도체 산업이 모놀리식 SoC에서 칩렛 기반 구조로 전환하는 가운데, 자율주행차·로봇 등 피지컬 AI 시스템은 가속기 간 대용량 스트리밍 데이터 전송을 필요로 한다. 기존 코히런트 다이 간 인터커넥트 프로토콜은 캐시라인 단위로 데이터를 전송해 텐서·피처맵 같은 대용량 데이터를 옮길 때 오버헤드가 커진다. AXI Chip2Chip, Open Chiplet Atlas(OCA), AXI over UCIe(AoU) 등 기존 논코히런트 방식도 다이 경계에서 NoC 패킷을 AXI 트랜잭션으로 변환해야 해 지연과 구현 복잡성이 추가된다. 이에 Arteris는 NoC 패킷을 변환 없이 다이 경계를 그대로 통과시켜 원격 다이를 동일 네트워크의 일부로 취급하는 NoC-to-NoC 직접 통신 방식을 제안했다.

Semiconductor Engineering2026-09-24