TSMC 아성에 도전하는 인텔 EMIB, CoWoS 대안으로 부상

AI 반도체가 단일 칩에서 여러 다이를 연결하는 칩렛 구조로 전환되며 패키징 기술 경쟁이 커지고 있다. TSMC는 대형 실리콘 인터포저 기반 CoWoS-S와 LSI 브리지를 쓰는 CoWoS-L로 엔비디아 H100, B200·GB200 등 AI 가속기 생산에 대응하고 있다. 인텔은 유기 기판에 소형 실리콘 브리지를 내장해 대형 인터포저 없이 공정 단계와 실리콘 낭비를 줄이는 EMIB를 제시했고, 전력 공급용 TSV를 추가한 차세대 EMIB-T도 준비 중이다. 구글은 TPU 'v8e' 생산에서 EMIB 채택을 검토하고 있으며, 삼성전기·LG이노텍 등 국내 기판 업체도 EMIB-T 공급망 진입을 위한 개발과 테스트를 진행하고 있다.
이 글에 나온 것
이 글은 원문을 요약한 큐레이션입니다. 제목은 요약에 맞춰 새로 붙였습니다. 수치와 단위는 원문 표기를 유지했습니다. 전체 내용은 원 매체에서 읽어 주세요.원문: ZDNet Korea 「AI 반도체 패키징 난이도↑...인텔 EMIB· TSMC CoWoS 경쟁 재점화」
ZDNet Korea 원문 보기 ↗
