ChipBase한국어 반도체 데이터베이스
가격 19품목이력 54일째국내 기업 90곳
최근 소식오픈소스 EDA 릴리스보류 큐
설계·EDA·IP

EPE 오차, OPC·EDA가 이끄는 차세대 전산 리소그래피

Semiconductor Engineering2026-10-221분 읽기영문 원문
분야 자료 사진 — CPU 다이의 회로 배치 · Martijn Boer · 퍼블릭 도메인 (기사 원문의 사진이 아닙니다)

SPIE 포토마스크·EUV 리소그래피 콘퍼런스 패널에서 IBM, 칼자이스 SMT, 마이크론, ASML, 텍센드, 어플라이드 머티리얼즈 전문가들이 엣지 배치 오차(EPE) 문제를 논의했다. 패널은 EPE가 더 이상 좁은 리소그래피 지표가 아니라 마스크, 스캐너, 레지스트, 식각, 계측, OPC가 모두 연결된 시스템 차원의 문제가 됐다고 평가했다. 설문에서 OPC는 EPE의 주요 원인이자 향후 개선을 이끌 핵심 수단으로 동시에 지목됐다. 패널은 EDA가 이상화된 마스크가 아닌 패턴 의존적 공정 변수를 반영해야 하며, 인공지능은 물리 모델과 검증을 동반한 설명 가능한 형태로 도입돼야 한다고 강조했다. 또한 EDA가 EPE를 전력·성능·면적·비용·수율과 연결해야 한다는 의견도 제시됐다.

이 글에 나온 것

마이크론어플라이드 머티리얼즈ASML#EPE#OPC#EDA#컴퓨테이셔널리소그래피#SPIE

이 글은 원문을 요약한 큐레이션입니다. 제목은 요약에 맞춰 새로 붙였습니다. 수치와 단위는 원문 표기를 유지했습니다. 전체 내용은 원 매체에서 읽어 주세요.원문: Semiconductor Engineering 「Beyond The EPE Budget: Building The Next Generation Of Computational Lithography」

Semiconductor Engineering 원문 보기 ↗

설계·EDA·IP 소식 더 보기

전체 뉴스

AMD·인텔, oneDNN 통합 — PyTorch CPU 추론 코드 일원화

AMD와 인텔이 PyTorch의 CPU 추론 최적화를 통합 라이브러리인 oneDNN으로 일원화하기로 했다. AMD는 자체 유지해온 ZenDNN을 UXL 파운데이션이 주도하는 오픈소스 oneDNN에 합류시키며, UXL 파운데이션의 운영위원(steering member)으로도 가입한다고 밝혔다. 이번 통합은 2024년 설립된 인텔·AMD 합동 조직인 x86 생태계 자문그룹(EAG)의 권고에 따른 것이다. oneDNN은 런타임에 하드웨어 기능을 감지해 플랫폼에 맞는 커널을 생성하고, 행렬곱·컨볼루션 등 AI 연산에 최적화된 명령어를 제공한다. x86 중심의 이번 발표와 별개로 oneDNN은 Arm, RISC-V 아키텍처도 지원하는 범용 라이브러리다.

Tom's Hardware2026-10-21

Arteris, 피지컬AI 데이터 이동 최적화 전략 제시

반도체 설계 IP 업체 Arteris의 애슐리 스티븐스 제품관리·마케팅 디렉터가 피지컬 AI 시스템의 데이터 이동 문제를 설명했다. 피지컬 AI는 다양한 컴퓨팅 요소가 실시간 데이터를 처리·분석·판단하면서도 배터리로 오래 작동해야 하므로, 어떤 데이터를 어디서 처리하고 이동을 어떻게 최소화할지가 핵심 과제로 꼽힌다. 그는 코히런트 인터커넥트는 CPU에, 논코히런트 인터커넥트는 AI 가속에 더 적합하다고 설명했다. 이어 엔지니어들이 앞으로 마주할 추가 과제들도 언급했다.

Semiconductor Engineering2026-10-21

반도체 수율램프 가속, ATE 진단으로 결함 조기 특정

글로벌 반도체 업계에서 목표 수율에 최대한 빨리 도달하는 것은 제품 성공의 선행 지표이며, 수율 도달이 지연되면 출시 시기, 제조 비용, 경쟁력에 악영향을 미친다고 설명한다. 이를 해결하기 위해 분석 기반의 볼륨 진단 및 실패분석 역량이 필요하며, 자동테스트장비(ATE)에서 포착된 테스트 실패를 역설계해 칩 내 정확한 결함 위치를 찾아내고 수율 영향도에 따라 후보를 우선순위화한다고 소개한다. 우선순위가 높은 후보는 실패분석 랩으로 전달돼 최종 근본원인 확인을 거치며, 이후 설계 또는 실리콘 공정에 대한 수정 조치로 수율을 개선해 양산 진입을 앞당길 수 있다고 설명한다.

Semiconductor Engineering2026-10-21

퀄컴, 아키아나 인수로 RISC-V 자체 CPU 코어 개발 추진

퀄컴이 삼성 파운드리와 서버급 테스트 칩을 공동 개발했던 미국 반도체 IP 스타트업 아키아나를 인수했다. 아키아나는 차세대 오픈소스 CPU 아키텍처인 RISC-V 기반 설계자산을 보유한 업체다. 라빈 수구마르 아키아나 창업자 겸 CEO는 자신의 링크드인을 통해 아키아나의 IP와 팀이 퀄컴 내에서 새로운 보금자리를 찾게 됐다고 밝혔다. 업계에서는 이번 인수를 퀄컴이 자체 CPU 코어 개발과 RISC-V 포트폴리오 확장을 가속하려는 행보로 보고 있다.

전자신문2026-10-20

크리스 래트너, AI 코딩에이전트 한계 지적 — 칩 커널 생성만으론 부족

EE Times는 소프트웨어 전문가 크리스 래트너의 발언을 소개했다. 그는 AI 반도체 기업들에게 AI 코딩 에이전트가 매력적인 제안으로 받아들여지고 있다고 설명했다. 새로운 하드웨어에서 모델을 구동하기 위한 저수준 커널을 생성하고 성능을 최적화하는 작업을 코딩 에이전트가 대신할 수 있다는 기대가 있다는 것이다. 다만 래트너는 이러한 AI 코드 생성이 소프트웨어 엔지니어링 전반의 문제를 해결해주지는 못한다고 지적했다.

EE Times2026-10-20

노타 넷츠프레소, Arm AI 모델 옵티마이저 핵심 기술로 탑재

노타는 자사 AI 최적화 플랫폼 넷츠프레소가 Arm의 'Arm AI 모델 옵티마이저' 기반 기술로 적용돼 미국 산호세 'Arm 크리에이트 2026' 워크숍 실습에 활용됐다고 밝혔다. 이 도구는 Arm의 개발자 지원 플랫폼 'Arm AI 포털'에서 제공되며, 양자화와 그래프 최적화 기술로 AI 모델의 메모리 사용량과 연산량을 줄여 기기 내 실행을 돕는다. 워크숍에서는 글로벌 개발자들이 자신의 모델을 Arm 기반 하드웨어에 맞게 최적화하고 결과를 비교하는 실습을 진행했다. 해당 도구는 현재 정식 출시 전 '얼리 액세스' 형태로 제공되고 있으며, 노타는 개발자 피드백을 반영해 기능을 개선할 계획이라고 설명했다.

ZDNet Korea2026-10-20

ArchAgent, 멀티에이전트로 AI 칩·인터커넥트 설계 자동화

미국 아르곤국립연구소와 일리노이대(UIUC) 어바나-샴페인 캠퍼스 연구진이 'Agentic AI for Heterogeneous System Design Across Chip, Scale-Up, and Scale-Out Domains'라는 논문을 공개했다. 이들은 LLM 기반 플래너가 시스템 설계 문제를 칩, 스케일업, 스케일아웃 하위 문제로 나누고 각각을 전문 에이전트가 처리하는 계층적 멀티에이전트 프레임워크 'ArchAgent'를 제시했다. 논문은 GPU·데이터플로우 프로세서·RISC-V 가속기 등 컴퓨팅 아키텍처, HBM·GDDR·SRAM 등 메모리 기술, NVLink·UALink·Infinity Fabric·Infi니band·Slingshot·Ultra Ethernet 등 인터커넥트를 포함한 설계 공간이 너무 넓어 수작업 탐색이 어렵다고 지적했다. LLM 학습, LLM 서빙, AI 결합 HPC 워크로드 전반에서 최적인 단일 아키텍처는 없다고 밝혔다. 해당 연구는 2026년 10월 arXiv 프리프린트로 공개됐다.

Semiconductor Engineering2026-10-19

가온칩스, KAI 무인기 AI반도체 개발 참여 — 삼성 8나노 공정

가온칩스가 한국항공우주산업(KAI)이 주관하는 차세대 무인체계용 AI 반도체 개발 과제에 공동연구개발기관으로 참여한다. 이 사업은 산업통상부가 지원하는 'K-온디바이스 AI반도체 기술개발사업'의 공중 무인플랫폼 세부과제이며, 주관기관은 수퍼게이트다. 개발 대상은 차세대 소모성 공중 무인기에 탑재되는 AI용 시스템온칩(SoC)으로, 여러 기능을 하나의 칩에 통합한 반도체다. 통신이 원활하지 않거나 제한된 작전 환경에서도 무인기가 외부 지원 없이 기기 자체에서 AI 연산을 수행할 수 있도록 설계된다.

디일렉 반도체2026-10-19