GAAFET 누설전류 경로 규명, 첨단 공정 신뢰성 과제로

미국 샌디아국립연구소와 룩셈부르크 과학기술연구소(LIST) 연구진이 GAAFET(Gate-All-Around FET)의 새로운 누설 경로를 규명한 기술 논문을 발표했다. GAAFET은 FinFET의 후속 구조로 첨단 공정 스케일링의 핵심으로 꼽히지만, 게이트 전압이 음의 방향으로 커질수록 드레인 전류가 열이온 방출 거동에서 벗어나 증가하는 현상이 측정에서 확인됐다. 연구진은 이 현상이 고유전율(high-k) 절연막을 통한 게이트-드레인 직접 터널링과 드레인 유도 유전체 장벽 저하(DIDBL)에 기인한다고 설명했다. 이를 규명하기 위해 Contact Block Reduction(CBR) 기법에 기반한 전하 자기일관적 비평형 그린함수(NEGF) 시뮬레이션을 사용해 누설 경로를 공간적으로 분석했다.
이 글에 나온 것
이 글은 원문을 요약한 큐레이션입니다. 제목은 요약에 맞춰 새로 붙였습니다. 수치와 단위는 원문 표기를 유지했습니다. 전체 내용은 원 매체에서 읽어 주세요.원문: Semiconductor Engineering 「Simulations Pinpoint Leakage Pathway In GAAFETs (Sandia, Luxembourg)」
Semiconductor Engineering 원문 보기 ↗
