ChipBase한국어 반도체 데이터베이스
가격 19품목이력 48일째국내 기업 90곳
최근 소식오픈소스 EDA 릴리스보류 큐
파운드리·공정

IBS, 0.7nm급 모듈형 트랜지스터 개발 — 2차원 반도체 공정 혁신

ZDNet Korea2026-10-151분 읽기
분야 자료 사진 — 회로가 새겨진 300mm 실리콘 웨이퍼 · Peellden · CC BY-SA 3.0 (기사 원문의 사진이 아닙니다)

IBS 조문호 반데르발스 양자 물질 연구단장 연구팀이 2차원 반도체를 구성하는 원자를 선택적으로 치환해 하나의 박막에 반도체·절연체·준금속 영역을 구현하는 0.7nm급 모듈형 트랜지스터 제작 기술을 개발했다. 연구진은 p형 반도체인 이셀레늄화텅스텐을 이용해 셀레늄 원자층만 선택적으로 바꾸는 방식으로 반도체·절연막·전극 접합층을 한 박막에 구현했다. 금속-반도체 접합의 에너지 장벽은 35.5meV로 낮아졌고, 스위칭 성능을 나타내는 게이트 전압 변화량은 61.3밀리볼트로 상온 이론적 최솟값에 근접했다. 온오프 전류 비율은 1000만 배 이상이며, 절연막의 등가산화막두께는 1나노미터 미만을 달성했다. 연구 결과는 16일 국제학술지 '사이언스'에 게재됐다.

이 글에 나온 것

#IBS#2차원반도체#0.7nm#모듈형트랜지스터#사이언스

이 글은 원문을 요약한 큐레이션입니다. 제목은 요약에 맞춰 새로 붙였습니다. 수치와 단위는 원문 표기를 유지했습니다. 전체 내용은 원 매체에서 읽어 주세요.원문: ZDNet Korea 「IBS, 0.7nm급 차세대 반도체 소자 제작 기술 개발…'사이언스' 실려」

ZDNet Korea 원문 보기 ↗

파운드리·공정 소식 더 보기

전체 뉴스

GAAFET 누설전류 경로 규명, 첨단 공정 신뢰성 과제로

미국 샌디아국립연구소와 룩셈부르크 과학기술연구소(LIST) 연구진이 GAAFET(Gate-All-Around FET)의 새로운 누설 경로를 규명한 기술 논문을 발표했다. GAAFET은 FinFET의 후속 구조로 첨단 공정 스케일링의 핵심으로 꼽히지만, 게이트 전압이 음의 방향으로 커질수록 드레인 전류가 열이온 방출 거동에서 벗어나 증가하는 현상이 측정에서 확인됐다. 연구진은 이 현상이 고유전율(high-k) 절연막을 통한 게이트-드레인 직접 터널링과 드레인 유도 유전체 장벽 저하(DIDBL)에 기인한다고 설명했다. 이를 규명하기 위해 Contact Block Reduction(CBR) 기법에 기반한 전하 자기일관적 비평형 그린함수(NEGF) 시뮬레이션을 사용해 누설 경로를 공간적으로 분석했다.

Semiconductor Engineering2026-10-14

갤럭시 DDI 공급망에 글로벌파운드리스 합류 검토

삼성전자가 OLED 갤럭시 스마트폰에 들어가는 디스플레이 구동칩(DDI) 위탁생산을 대만 UMC 단독 체제에서 글로벌파운드리스(GF)와 이원화하는 방안을 검토하고 있다. 업계 관계자에 따르면 이르면 내년 말부터 글로벌파운드리스가 생산한 DDI가 중저가 갤럭시A 시리즈 일부 모델에 탑재될 수 있으며, 공정은 22나노미터 또는 28나노미터가 검토되고 있다. 레거시 공정 반도체 수요가 공급을 웃돌면서 UMC의 생산 대응이 지연된 것이 배경으로 꼽힌다. 실제로 갤럭시Z폴드8용 DDI는 UMC의 22나노 공정 생산능력 한계로 급행 생산 요청이 받아들여지지 않아, 삼성전자는 부품 생산계획 물량을 조정한 바 있다.

ZDNet Korea2026-10-13

글로벌파운드리 FDX Fusion, FD-SOI 7나노급 공정으로 복귀

글로벌파운드리가 FD-SOI 기반의 7나노급 신공정 FDX Fusion을 공개했다. 이 공정은 2015년 선보인 22FDX 대비 트랜지스터 밀도를 2배 이상 높이고, 최대 0.5THz의 RF 트랜지스터와 아날로그·혼성신호 회로, 내장형 비휘발성 메모리, 인메모리 컴퓨팅 기능을 결합한다. 독일 드레스덴 공장에서 2028년 양산을 시작할 계획이며, 2027년 초 데모 실리콘 제공과 2027년 중반 PDK 출시를 예고했다. BMW, 보쉬, 인피니언, NXP, 지멘스, 테슬라가 관심을 표했으나, 레이더·무선통신용 7나노급 기술 협력을 구체적으로 확인한 곳은 인피니언뿐이라고 밝혔다.

Tom's Hardware2026-10-12

삼성전자 파운드리 영업손실, TSMC와 점유율 격차 더 벌어져

삼성전자와 TSMC의 파운드리 사업 실적이 올해 3분기에도 상반된 흐름을 보였다. 삼성전자는 반도체(DS) 부문 전체로는 매출 195조원, 영업이익 107조4000억원을 기록했으나, 파운드리·시스템LSI가 포함된 비메모리 부문은 2조원 안팎의 영업손실을 낸 것으로 분석된다. IBK투자증권은 삼성전자 비메모리 매출이 전년동기·전분기 대비 소폭 증가하는 수준에 그칠 것으로 전망했다. 반면 TSMC는 3분기 매출이 전년동기 대비 51%, 전분기 대비 17% 늘었다고 밝혔다. 트렌드포스 집계 기준 TSMC의 2분기 파운드리 시장 점유율은 72.5%로 전분기보다 늘었고 삼성전자는 5.9%로 줄어, 양사 격차가 더 확대될 가능성이 제기된다.

ZDNet Korea2026-10-09

테라팹-인텔 14A 협력 유지, TSMC는 공간만 서브리스 검토

인텔 CEO 리프-부 탄은 일본 행사 참석에 앞서 블룸버그에 인텔이 테라팹 프로젝트에 계속 참여한다고 밝혔다. 테라팹은 스페이스X, 테슬라, xAI가 추진하는 반도체 생산 벤처로, 지난 4월 인텔과 차세대 14A 공정을 활용하기로 발표한 바 있다. 같은 시기 일론 머스크는 테라팹을 TSMC가 인수하거나 TSMC와 파트너십을 맺는다는 소문을 부인하며, 테라팹이 직접 팹을 짓고 운영할 것이라고 밝혔다. 다만 그는 TSMC가 원한다면 테라팹 시설 일부를 '서브리스'할 수도 있다고 덧붙였다. 톰스하드웨어는 공정 기술 차이, 인텔 IP 보호, 가동 중단 시 책임 소재 등을 감안하면 이 서브리스 구상의 실제 의미가 불분명하다고 지적했다.

Tom's Hardware2026-10-07

WSe2 단일층 트랜지스터, 접촉저항 낮춰 CMOS 확장 가능성

화중과기대, 홍콩이공대, UC산타바바라, 싱가포르국립대 공동 연구팀이 산소 도핑된 WSe2 단일층 기반 p형 트랜지스터에 관한 논문을 Nature Communications에 발표했다. 연구팀은 금속 증착 시 발생하는 금속유도갭상태(MIGS)와 불충분한 도핑으로 인한 높은 접촉저항 문제를 산소 p도핑으로 해결, 탄도(ballistic) 수송 특성을 가진 고성능 p형 트랜지스터를 구현했다고 밝혔다. 이는 실리콘을 넘어서는 2D 반도체를 서브 1나노 수준 CMOS 공정에 적용하기 위한 연구로 제시됐다.

Semiconductor Engineering2026-10-05

일론 머스크, TSMC와 테라팹 협력 논의 — 전용 파운드리 가능성

컬피움(Culpium) 뉴스레터에 따르면 TSMC와 일론 머스크의 반도체 생산 구상 '테라팹(Terafab)'이 테슬라, 스페이스X, xAI에 전용 공급할 생산시설의 건설·운영을 놓고 협의 중이다. 머스크는 X에 올린 글에서 논의가 진행 중이라고 확인했으나 구체적인 내용은 밝히지 않았고, TSMC는 별다른 입장을 내지 않았다. 검토되는 구조로는 TSMC가 시설을 소유·운영하고 스페이스X·테라팹이 투자나 구매 약정을 맡는 방식, 그리고 스페이스X가 다수 지분을 갖고 TSMC가 운영과 공정 기술을 제공하는 방식이 거론된다. 현재 테라팹에는 인텔이 1.4나노급 14A 공정을 공급할 계획인데, TSMC가 참여할 경우 인텔의 14A가 배제될 가능성도 제기됐다.

Tom's Hardware2026-10-03

TSMC 3나노 웨이퍼 매출 30%, 5나노와 근접 — 파운드리 공정전환

TSMC의 3나노미터 공정이 2026년 2분기 웨이퍼 매출 기준 30%를 기록해 33%를 차지한 5나노미터 공정에 근접했다. EE Times는 이 같은 3나노 비중 확대를 과거 공정 전환 사례와 비교해 분석했다고 전했다. 관련 업계 보고서들도 3나노 공정의 비중 변화를 언급한 것으로 보도됐다.

EE Times2026-09-30