ChipBase한국어 반도체 데이터베이스
가격 19품목이력 39일째국내 기업 90곳
최근 소식오픈소스 EDA 릴리스보류 큐
설계·EDA·IP

이셀레늄화주석 터널링 주입기, 2차원 반도체 접촉장벽 해결

ZDNet Korea2026-09-161분 읽기
분야 자료 사진 — CPU 다이의 회로 배치 · Martijn Boer · 퍼블릭 도메인 (기사 원문의 사진이 아닙니다)

KAIST 서준기 교수 연구팀이 연세대·KIST·UNIST, 삼성전자, 중국 베이징 계산과학연구센터와 공동으로 이셀레늄화주석(SnSe₂)을 이용한 '범용 반데르발스 터널링 주입기'를 개발했다. 이 소재는 금속 전극 증착 시 발생하는 단층 결정 손상과 접촉 장벽 문제를 해결해, p형 WSe₂와 n형 MoS₂ 등 서로 다른 초박막 반도체에 모두 적용할 수 있다. 실험에서 이셀레늄화주석을 적용한 p형 WSe₂ 트랜지스터는 기존 니켈 전극 소자보다 구동 전류가 크게 증가했고, n형 MoS₂ 트랜지스터는 온·오프 전류비가 10억 이상을 기록했다. 연구팀은 n형·p형 트랜지스터를 결합한 CMOS 인버터도 제작해 안정적 동작을 확인했으며, 연구결과는 '어드밴스드 머티리얼즈'에 게재됐다.

이 글에 나온 것

이 글은 원문을 요약한 큐레이션입니다. 제목은 요약에 맞춰 새로 붙였습니다. 수치와 단위는 원문 표기를 유지했습니다. 전체 내용은 원 매체에서 읽어 주세요.원문: ZDNet Korea 「0.7nm 두께 단층 2차원 반도체 언제 나올까」

ZDNet Korea 원문 보기 ↗

설계·EDA·IP 소식 더 보기

전체 뉴스

지멘스-TSMC 협력, 캘리버 DRC 자동화로 테이프아웃 단축

지멘스 디지털 인더스트리 소프트웨어의 EDA 사업부가 TSMC와 에이전틱 AI를 활용한 반도체 설계 지원 협력을 강화한다고 밝혔다. 양사는 디지털·커스텀 집적회로 설계 과정에서 설계 규칙 검사(DRC) 오류 수정을 에이전틱 AI로 자동화한다. 이는 캘리버, 아프리사, 솔리도 등 지멘스의 설계 소프트웨어와 통합돼 적용된다. 이를 통해 엔지니어의 수작업을 줄이고 작업 효율을 높여 테이프아웃까지 걸리는 시간을 단축하는 것이 목표다. 구체적으로는 캘리버 체크 어시스트가 적용됐다.

디일렉 반도체2026-10-07

보스반도체, 미라이즈와 차량용 칩렛 인터커넥트 공동연구

피지컬 AI·차량 반도체 팹리스 기업 보스반도체가 일본 미라이즈 테크놀로지의 차량 칩렛 인터커넥트 기술 연구·프로토타이핑 프로젝트에 기술 파트너로 선정됐다. 보스반도체는 차량용 고성능 SoC와 칩렛 아키텍처 설계 역량을 바탕으로 미라이즈의 칩렛 인터커넥트 구조 검증과 실증 연구를 지원한다. 자율주행과 지능형 모빌리티 시장이 확대되면서 단일 칩의 한계를 넘어서는 칩렛 기반 반도체 구조가 주목받고 있다. 보스반도체는 이번 협력을 계기로 글로벌 완성차·반도체 연구기관과의 접점을 넓혀 모빌리티 반도체 시장에서 사업 영역을 확대할 계획이다.

ZDNet Korea2026-10-07

지멘스EDA·TSMC, OIP서 AI 설계 협력 확대

지멘스 디지털 인더스트리 소프트웨어의 EDA 사업부가 TSMC와 오픈 이노베이션 플랫폼(OIP) 생태계를 기반으로 한 협력을 강화한다고 7일 밝혔다. 양사는 AI 기반 자동화 기술을 반도체 설계 워크플로우 전반에 적용해 설계 지원 범위를 확대하고 있다고 설명했다. 이를 통해 공동 고객이 생산성을 높이고 설계 주기를 단축하며, 복잡해지는 설계 환경에 대응할 수 있도록 지원한다는 목표를 제시했다.

KIPOST2026-10-06

조지아텍, 초소형 광 도파관 설계 — 파운드리 설계룰 충족

조지아공과대학교 연구진이 상용 파운드리 공정 설계 규칙을 만족하면서 손실을 낮춘 초소형 광 도파관 굽힘 구조를 설계했다고 발표했다. 연구팀은 토폴로지 최적화 프레임워크에 새로운 윤곽 제약 조건을 적용해 반경 2.3 µm의 극히 작은 면적에서도 고성능을 구현하고 제조 공정 편차에 대한 민감도를 줄였다고 밝혔다. 이 연구는 Joshua J. Wong 등이 참여했으며 Optics Letters 51권 18호(2026년)에 게재됐다. 논문 제목은 'Low-loss ultra-compact photonic bends with enhanced fabrication tolerance for commercial foundry processes'이다.

Semiconductor Engineering2026-10-06

넷리스트-마이크론 HBM 특허 라이선스 합의, 서버 메모리 소송 끝

마이크론이 넷리스트와의 특허 소송을 8000억원대 합의로 마무리했다. 넷리스트는 보유 중인 전 세계 특허에 대한 비독점 사용권을 마이크론에 5년간 부여하기로 합의했다고 6일(현지시간) 공시했다. 이번 합의로 마이크론은 넷리스트의 서버용 메모리 모듈과 고대역폭 메모리(HBM) 관련 특허를 사용할 수 있게 됐다. 마이크론은 올해 4분기부터 2031년 3분기까지 5년, 총 20개 분기에 걸쳐 분기별로 라이선스 대금을 지급하기로 했다.

전자신문2026-10-06

NFC 13.56MHz 안테나 통합, 결제·출입카드 설계 난제로

EE타임스는 13.56MHz 대역을 쓰는 근접무선통신(NFC)이 비접촉 결제, 건물 출입 보안 카드 등 상업용 전자기기에 널리 쓰이는 근거리 무선 기술이라고 소개했다. 기사는 이런 기기에 NFC 안테나를 통합할 때 발생하는 다섯 가지 기술적 난제를 다룰 예정이라고 밝혔다.

EE Times2026-10-06

오픈AI·시놉시스, GPT-Synopsys로 반도체 설계 자동화 추진

오픈AI와 시놉시스가 2026년 9월30일 다년간 협약을 맺고 반도체 설계 전용 모델 'GPT-Synopsys'를 공동 개발하기로 했다. 이 모델은 오픈AI가 호스팅하는 인프라에서 구동되며 시놉시스의 EDA 툴을 직접 조작해 PPA 최적화, 타이밍, 검증 작업을 에이전트가 수행하고 엔지니어가 결과를 검토하는 방식으로 설계된다. 시놉시스는 앞서 9월28일 장기 작업을 수행하는 에이전트 포트폴리오 '오토파일럿'과 '에이전트엔지니어'를 공개했으며 2026년 하반기 출시를 예정하고 있다. 오픈AI는 브로드컴과 협력한 추론 가속기 '할라피뇨' 설계 과정에도 자사 AI 모델을 활용한 바 있다. 양사는 구체적인 출시일과 가격 구조는 공개하지 않았다.

Tom's Hardware2026-10-06

UCSC 백사이드 클럭 메시, 2나노 GAAFET 스큐·전력 줄여

캘리포니아대 산타크루즈(UCSC) 연구진이 2nm GAAFET 후면전력공급(BSPDN) 기술을 대상으로 백사이드 클럭 메시의 설계공간을 탐구한 논문을 발표했다. 백사이드 전력 공급은 웨이퍼 뒷면에 두껍고 저저항인 금속층을 추가하는데, 전력 그리드가 이를 모두 사용하지 않아 남는 공간이 생긴다는 점에 착안했다. 플립플롭은 여전히 전면에 있어 백사이드 메시가 이를 직접 구동할 수 없고, 모든 연결은 실리콘관통전극(TSV)을 거친다. 연구팀은 OpenROAD 툴을 이용해 2nm 나노시트 기술인 GT2N 상에서 백사이드 클럭 메시를 구현, 이 분야 최초의 설계공간 탐색 결과를 제시했다.

Semiconductor Engineering2026-10-05