dBRICK 설계, PCIe Gen3 라우팅 최적화에 AI 결합

Semiconductor Engineering은 DDR, PCIe, 이더넷 등 고속 인터페이스와 조밀한 PCB 레이아웃, 첨단 패키징으로 설계 복잡도가 커지면서 전통적 시뮬레이션-수정-재검증 방식의 확장성이 한계에 부딪히고 있다고 전했다. 이에 대응해 설계 대안을 체계적으로 탐색하는 최적화, 검증을 일관되게 실행하는 자동화, 결과 해석과 패턴 인식을 돕는 AI를 결합한 지능형 엔지니어링 방법론이 확산되고 있다고 설명했다. 기사는 유럽 dRedBox 프로젝트에서 개발된 dBRICK 설계를 사례로 들어, PCIe Gen3 채널과 FPGA 인터페이스, 복잡한 차동 라우팅, 다중 전력 전달망을 다루는 과정에서 여러 설계 변수가 비선형적으로 상호작용해 인간의 직관만으로는 최적해를 찾기 어렵다고 지적했다. 트레이스 폭, 비아 형상 등 변수 하나를 바꾸면 삽입손실이 개선되는 대신 임피던스가 악화되는 식의 트레이드오프가 발생한다고 덧붙였다.

이 글에 나온 것