본문 바로가기

ChipBase한국어 반도체 데이터베이스

최근 소식 오픈소스 EDA 릴리스 보류 큐

설계·EDA·IP

TI, 제퍼 RTOS 전사 제품군 통합 — MCU·MPU 개발환경 일원화

ZDNet Korea2026-10-021분 읽기

분야 자료 사진 — CPU 다이의 회로 배치 · Martijn Boer · 퍼블릭 도메인 (기사 원문의 사진이 아닙니다)

텍사스인스트루먼트(TI)가 자사 마이크로컨트롤러(MCU), 마이크로프로세서(MPU), 무선 연결 장치 전 제품군에 오픈소스 RTOS '제퍼 프로젝트' 지원을 확대한다고 밝혔다. 이를 통해 개발자는 반도체 공급업체 변경 시 코드를 다시 작성할 필요 없이 기존 제퍼 코드베이스와 툴체인을 유지하면서 TI 하드웨어로 전환할 수 있다. TI는 리눅스 재단의 장기 지원 체계를 바탕으로 제퍼 기반 SDK를 정기 업데이트해 취약점에 대응하고, 업스트림 제퍼 커뮤니티에 코드와 레퍼런스 설계를 기여한다. 또한 공개 깃허브 리포지토리와 CI/CD를 운영해 개발자가 SDK 정식 출시 전에도 새로운 기능과 리소스를 조기에 활용할 수 있도록 지원한다.

이 글에 나온 것

텍사스인스트루먼트 #TI #제퍼프로젝트 #RTOS #MCU #임베디드

이 글은 원문을 요약한 큐레이션입니다. 제목은 요약에 맞춰 새로 붙였습니다. 수치와 단위는 원문 표기를 유지했습니다. 전체 내용은 원 매체에서 읽어 주세요.원문: ZDNet Korea 「TI, MCU·MPU 등 제품군에 RTOS '제퍼' 지원 확대」

ZDNet Korea 원문 보기 ↗

설계·EDA·IP 소식 더 보기

Arm, 엔비디아 블루필드-4 DPU 보안 체계에 IP 공급

Arm은 자사 반도체 IP가 엔비디아의 개방형 AI 보안·통제 시스템 '오픈 에이전트 세이프티 플랫폼'을 지원한다고 밝혔다. 이 플랫폼은 AI 에이전트의 접근 범위와 행동을 통제해 해킹이나 정보 유출을 막기 위한 것으로, 보안 강화 런타임 '오픈셸'과 감시 시스템 '센트리'로 구성된다. 앤트로픽, 허깅페이스, 팔란티어, 퍼플렉시티 등 AI 업체와 시스코, 델테크놀로지스, HPE 등 서버·장비 업체가 참여했다. Arm은 Arm IP 기반 엔비디아 블루필드-4 DPU가 CPU와 독립적으로 작동하며 CPU 간섭 없이 에이전트 모니터링을 수행한다고 설명했다.

ZDNet Korea2026-10-02

세미파이브, 로봇용 AI반도체 모빌린트와 공동개발

세미파이브가 AI반도체 기업 모빌린트와 산업용 로봇에 탑재할 AI반도체를 공동 개발하는 턴키 계약을 체결했다. 이번 프로젝트는 산업통상부의 'K-온디바이스 AI 반도체 기술개발' 사업의 일환으로, 외부 서버 연결 없이도 비전·센서 데이터를 실시간 처리할 수 있는 반도체 구현을 목표로 한다. 세미파이브는 고객이 요구 사양을 제시하면 설계부터 패키징·테스트·양산까지 맡는 '스펙 핸드오프' 방식을 적용하며, LPDDR6·PCIe Gen6·UCIe-S 등 차세대 메모리·인터페이스 기술을 반영할 계획이다. 세미파이브는 이번 계약을 데이터센터·HPC·엣지 AI에 이어 피지컬 AI 영역으로 사업을 넓히는 계기로 삼는다는 방침이다. 한편 KB인베스트먼트와 DSC인베스트먼트 등 국내 투자사들은 엔비디아와 함께 미국 AI 클라우드 기업 GMI클라우드의 투자 라운드에 참여했다.

테크422026-10-01

딥시크·화웨이, 어센드용 오픈소스 AI 툴 공개 — CUDA 의존 탈피 추진

딥시크가 화웨이와 함께 개발한 오픈소스 프로그래밍 도구를 어센드 AI 칩용으로 공개했다. 공개된 도구에는 행렬연산을 처리하는 DeepGEMM-Ascend, 칩 간 통신을 담당하는 DeepEP-Ascend, 고수준 프로그래밍 언어 TileLang의 어센드 950 네이티브 지원이 포함된다. 두 회사는 어센드 950 칩 128개로 구성된 슈퍼노드 시스템에서 연산과 통신을 최적화하는 작업도 함께 진행했다. 이 도구들은 화웨이의 기존 CANN 소프트웨어 플랫폼을 기반으로 하며, 딥시크는 TileLang이 엔비디아 CUDA보다 단순한 프로그래밍 모델을 제공한다고 설명했다.

Tom's Hardware2026-10-01

엣지 AI 설계, NPU TOPS보다 메모리·보안이 관건

반도체 설계 전문지 Semiconductor Engineering은 엣지 AI 칩 설계 성능이 NPU의 최대 TOPS 수치보다 메모리 대역폭, 지연시간, 전력, 보안 등 시스템 전반의 효율성에 더 좌우된다고 보도했다. 임지네이션 테크놀로지스의 롭 피셔는 CPU와 NPU가 점차 GPU와 유사해지며 셋이 수렴하고 있어 SoC 전체 설계에 영향을 준다고 말했다. 인피니언, 케이던스, 지멘스 EDA, 램버스 관계자들은 빠르게 변화하는 AI 모델과 긴 반도체 개발 주기 사이의 시차 때문에 하드웨어-소프트웨어 공동설계, 이기종 컴퓨팅, 확장 가능한 메모리, 보안 내재화가 중요해지고 있다고 설명했다. 램버스의 폴 카라주바는 칩 설계 주기가 제품 출시보다 1년 이상 앞서기 때문에 설계 당시 가정했던 모델과 메모리·전력 조건이 바뀔 수밖에 없다고 지적했다.

Semiconductor Engineering2026-10-01

AI 정의 차량, 중앙집중형과 분산형 컴퓨팅 아키텍처 경쟁

자동차 업계가 AI 정의 차량(AIDV) 구현을 위해 컴퓨팅·메모리·검증 체계를 재설계하고 있다. 완성차업체들은 대형 중앙 프로세서에 집중하는 방식과 특화 컴퓨트를 분산 배치하는 방식 중 서로 다른 전략을 택하고 있다고 Arteris의 Michal Siwinski는 전했다. 카메라·레이더의 원시 데이터 처리로 메모리, 인터페이스, 차량 내 네트워크, 전력 효율에 대한 요구가 커지고 있다. Rambus의 Paul Karazuba는 AI 정의 차량이 소프트웨어 정의 차량과 달리 AI가 실시간으로 데이터를 해석하고 행동을 조정한다는 점에서 차이가 있다고 설명했다. Infineon의 Paula Jones는 이러한 전환이 차량용 마이크로컨트롤러, 이더넷, 센서 등을 공급하는 반도체 기업에 새로운 기회가 될 것이라고 말했다.

Semiconductor Engineering2026-10-01

시멘스EDA·케이던스, 엣지 AI 칩 설계에 보안·전력·메모리 요건 강조

엣지 AI가 소비자·산업·자동차·의료 기기 전반으로 확산되며 데이터 생성 지점 근처에서 실시간으로 처리·판단하는 역할이 커지고 있다. 시멘스 EDA의 사티시 발라수브라마니안은 심박을 추적하는 스마트워치, 보일러 압력을 모니터링하는 산업용 제어장치, 자동차의 라이다·레이더·카메라, 수술 로봇 팔 등을 엣지 기기의 예로 들었다. 케이던스의 윌리엄 첸은 엣지 AI 인프라가 통신 노드, 산업용 게이트웨이, 엔터프라이즈 서버, 스마트 빌딩 컨트롤러에서 로컬 추론을 가능하게 하며, 센서에서 수집한 대용량 데이터를 현장에서 먼저 처리해 대역폭과 지연시간을 줄여야 한다고 설명했다. 발라수브라마니안은 디지털 스레드, 제품수명주기관리(PLM), 실리콘수명주기관리(SLM)를 통한 통합 관리 체계가 필요하다고 덧붙였다.

Semiconductor Engineering2026-10-01

Caliptra Root of Trust, 보안 IP 배포 단계로 전환

Caliptra는 데이터센터용 반도체를 위한 오픈소스 실리콘 Root of Trust 아키텍처로, 기기 식별과 측정 부팅, 원격 증명을 위한 공통 메커니즘을 제공한다. 여러 클라우드 및 반도체 기업이 이를 지지하면서 공급업체 간 신뢰 기준을 맞추는 수단으로 주목받고 있으며, 일부 클라우드 사업자는 공급사에 Caliptra 상표 적합성 구현을 요구하고 있다. 업계에서는 Caliptra 채택 결정 이후에도 SoC 전반으로 신뢰를 확장하고, 암호화 서비스를 소프트웨어에 노출하며, 보안 프로비저닝과 수명주기 관리 정책을 수립하는 등 실제 배포 과정에 많은 과제가 남아 있다고 설명한다. 또한 Root of Trust가 단순한 보안 앵커를 넘어 플랫폼 전반의 보안 정책과 신뢰 관계를 조율하는 '보안 오케스트레이터' 역할로 확장되고 있다는 흐름도 소개된다.

Semiconductor Engineering2026-10-01

LLM, 칩 설계 생산성 해법으로 — 검증이 핵심 병목으로 부상

Semiconductor Engineering은 AI 모델 학습을 위해 자체 맞춤형 칩을 설계하는 기업이 늘고 있지만, ASIC 하나를 설계하려면 1,000 엔지니어-월 이상의 작업이 필요할 정도로 여전히 난이도가 높다고 전했다. 기사는 1980~2000년대 EDA 툴과 HDL(Verilog) 등장으로 로직 합성 및 배치·라우팅 생산성이 크게 높아졌다고 설명한다. 이후 설계 병목은 아키텍처·로직 단계에서 기능검증 단계로 옮겨갔으며, 현재 기능검증은 전체 칩 개발 공정의 60~70%를 차지한다고 밝혔다. 검증은 시뮬레이션, 포멀 검증, 에뮬레이션 등 다단계·다방법 프로세스로 확장되었다고 설명했다.

Semiconductor Engineering2026-10-01