본문 바로가기

ChipBase한국어 반도체 데이터베이스

최근 소식 오픈소스 EDA 릴리스 보류 큐

설계·EDA·IP

SignatureIP, 칩렛·AI SoC용 NoC 인터커넥트 IP 공개

Semiconductor Engineering2026-09-161분 읽기영문 원문

분야 자료 사진 — CPU 다이의 회로 배치 · Martijn Boer · 퍼블릭 도메인 (기사 원문의 사진이 아닙니다)

이 백서는 AI, 자동차, 칩렛 기반 SoC가 기존 공유 버스·크로스바 인터커넥트의 한계를 넘어서고 있다고 설명한다. AI 가속기 워크로드는 브로드캐스트 스누프 방식이 무너지는 수준의 에이전트 수에서 이기종 코히런시를 요구하며, 자동차 ADAS·EV 플랫폼은 ISO 26262 ASIL-D 안전 메커니즘이 인터커넥트에 내장돼야 한다고 지적한다. UCIe 2.0 기반 칩렛 분리는 다이 경계를 넘는 코히런시를 필요로 하고, 3nm·2nm 공정에서는 크로스바 중재 경로의 타이밍 클로징이 어려워지고 있다고 밝혔다. 백서는 이에 대한 대안으로 패킷 스위치 방식 NoC와 디렉토리 기반 코히런시를 제시하고, C-NOC·NC-NOC·AXI2CHI·CHI2AXI·ATC·Proxy Cache·Ethernet·Inoculator로 구성된 SignatureIP 서브시스템 IP 포트폴리오를 소개했다.

이 글에 나온 것

#NoC #인터커넥트 #칩렛 #UCIe #ASIL-D

이 글은 원문을 요약한 큐레이션입니다. 제목은 요약에 맞춰 새로 붙였습니다. 수치와 단위는 원문 표기를 유지했습니다. 전체 내용은 원 매체에서 읽어 주세요.원문: Semiconductor Engineering 「Why SoC Interconnects Have Outgrown the Bus」

Semiconductor Engineering 원문 보기 ↗

설계·EDA·IP 소식 더 보기

인피니언·TU뮌헨, 트랜지스터부터 RTL까지 설계 추상화 논문 공개

인피니언 테크놀로지스와 뮌헨공과대학교 연구진이 'From Physical Devices to RTL Models: Abstraction and Validation in Hardware Engineering'라는 제목의 기술 논문을 발표했다. 이 논문은 하드웨어 공학 모델의 핵심 특징이 추상화라는 점을 제시하며, 추상화가 세부사항을 생략하는 대신 복잡성 관리와 설계 생산성 향상에 기여한다고 설명한다. 논문은 집중 모델, 값-이산 모델, 시간-이산 모델 등 디지털 설계에서 쓰이는 다양한 추상화 기법을 다루며, 이를 트랜지스터·게이트·레지스터·전달함수 같은 사전 군집화된 설계 요소 및 게이트 레벨 같은 추상화 단계와 연결한다. 해당 논문은 2026년 10월 arXiv에 게재됐다.

Semiconductor Engineering2026-10-02

CAN XL 보안분석, MAC 하위계층서 신규 취약점 7건 확인

조지아공과대, 카타르컴퓨팅연구소(QCRI), 퍼듀대 공동 연구진이 차세대 차량용 네트워크 표준 CAN XL의 보안성을 분석한 논문을 발표했다. 연구진은 비트 단위로 정밀한 CAN XL 형식 모델을 구축해 MAC 하위계층을 중심으로 취약점을 분석하는 워크플로를 설계했다. 분석 결과 CAN XL은 기존 CAN CC의 MAC 하위계층 취약점을 그대로 물려받았을 뿐 아니라 새로운 취약점 7건을 추가로 드러냈다. 연구진은 상용 CAN XL 컨트롤러로 이를 검증하고 실제 차량 트래픽을 모사한 테스트베드에서 다단계 공격 시나리오 2건의 실행 가능성을 입증했다. 이 논문은 2026년 8월 USENIX Security 심포지엄에서 발표됐다.

Semiconductor Engineering2026-10-02

AlphaFold 정확도 논란, 반도체 검증 원칙과 맞닿다

반도체 검증 전문가이자 전 구조생물학자인 저자는 과학·의학·교육·반도체 검증이라는 서로 다른 분야가 AI 결과물을 그대로 믿어도 되는지라는 공통된 질문에 직면했다고 말한다. 구조생물학에서는 딥마인드의 AlphaFold가 단백질 구조 예측 속도를 크게 높였지만, Nature Methods에 실린 Terwilliger 등(2024)의 평가에 따르면 가장 확신도가 높은 예측 중 약 10%가 실험 구조와 2Å 이상 차이를 보여 예측은 여전히 실험 데이터로 대조 검증해야 한다고 지적한다. 의료 분야에서는 AI 보조 진단이 일부 좁은 영역에서 전문의 수준에 도달했지만 임상 도입은 전향적 검증과 책임소재 확보에 달려 있다고 설명한다. 교육 분야에서는 생성형 AI로 과제물 생성이 쉬워지면서 완성된 결과물만으로는 학습 여부를 판단하기 어려워졌다고 저자는 진단한다.

Semiconductor Engineering2026-10-02

Arm, 엔비디아 블루필드-4 DPU 보안 체계에 IP 공급

Arm은 자사 반도체 IP가 엔비디아의 개방형 AI 보안·통제 시스템 '오픈 에이전트 세이프티 플랫폼'을 지원한다고 밝혔다. 이 플랫폼은 AI 에이전트의 접근 범위와 행동을 통제해 해킹이나 정보 유출을 막기 위한 것으로, 보안 강화 런타임 '오픈셸'과 감시 시스템 '센트리'로 구성된다. 앤트로픽, 허깅페이스, 팔란티어, 퍼플렉시티 등 AI 업체와 시스코, 델테크놀로지스, HPE 등 서버·장비 업체가 참여했다. Arm은 Arm IP 기반 엔비디아 블루필드-4 DPU가 CPU와 독립적으로 작동하며 CPU 간섭 없이 에이전트 모니터링을 수행한다고 설명했다.

ZDNet Korea2026-10-02

TI, 제퍼 RTOS 전사 제품군 통합 — MCU·MPU 개발환경 일원화

텍사스인스트루먼트(TI)가 자사 마이크로컨트롤러(MCU), 마이크로프로세서(MPU), 무선 연결 장치 전 제품군에 오픈소스 RTOS '제퍼 프로젝트' 지원을 확대한다고 밝혔다. 이를 통해 개발자는 반도체 공급업체 변경 시 코드를 다시 작성할 필요 없이 기존 제퍼 코드베이스와 툴체인을 유지하면서 TI 하드웨어로 전환할 수 있다. TI는 리눅스 재단의 장기 지원 체계를 바탕으로 제퍼 기반 SDK를 정기 업데이트해 취약점에 대응하고, 업스트림 제퍼 커뮤니티에 코드와 레퍼런스 설계를 기여한다. 또한 공개 깃허브 리포지토리와 CI/CD를 운영해 개발자가 SDK 정식 출시 전에도 새로운 기능과 리소스를 조기에 활용할 수 있도록 지원한다.

ZDNet Korea2026-10-02

세미파이브, 로봇용 AI반도체 모빌린트와 공동개발

세미파이브가 AI반도체 기업 모빌린트와 산업용 로봇에 탑재할 AI반도체를 공동 개발하는 턴키 계약을 체결했다. 이번 프로젝트는 산업통상부의 'K-온디바이스 AI 반도체 기술개발' 사업의 일환으로, 외부 서버 연결 없이도 비전·센서 데이터를 실시간 처리할 수 있는 반도체 구현을 목표로 한다. 세미파이브는 고객이 요구 사양을 제시하면 설계부터 패키징·테스트·양산까지 맡는 '스펙 핸드오프' 방식을 적용하며, LPDDR6·PCIe Gen6·UCIe-S 등 차세대 메모리·인터페이스 기술을 반영할 계획이다. 세미파이브는 이번 계약을 데이터센터·HPC·엣지 AI에 이어 피지컬 AI 영역으로 사업을 넓히는 계기로 삼는다는 방침이다. 한편 KB인베스트먼트와 DSC인베스트먼트 등 국내 투자사들은 엔비디아와 함께 미국 AI 클라우드 기업 GMI클라우드의 투자 라운드에 참여했다.

테크422026-10-01

딥시크·화웨이, 어센드용 오픈소스 AI 툴 공개 — CUDA 의존 탈피 추진

딥시크가 화웨이와 함께 개발한 오픈소스 프로그래밍 도구를 어센드 AI 칩용으로 공개했다. 공개된 도구에는 행렬연산을 처리하는 DeepGEMM-Ascend, 칩 간 통신을 담당하는 DeepEP-Ascend, 고수준 프로그래밍 언어 TileLang의 어센드 950 네이티브 지원이 포함된다. 두 회사는 어센드 950 칩 128개로 구성된 슈퍼노드 시스템에서 연산과 통신을 최적화하는 작업도 함께 진행했다. 이 도구들은 화웨이의 기존 CANN 소프트웨어 플랫폼을 기반으로 하며, 딥시크는 TileLang이 엔비디아 CUDA보다 단순한 프로그래밍 모델을 제공한다고 설명했다.

Tom's Hardware2026-10-01

엣지 AI 설계, NPU TOPS보다 메모리·보안이 관건

반도체 설계 전문지 Semiconductor Engineering은 엣지 AI 칩 설계 성능이 NPU의 최대 TOPS 수치보다 메모리 대역폭, 지연시간, 전력, 보안 등 시스템 전반의 효율성에 더 좌우된다고 보도했다. 임지네이션 테크놀로지스의 롭 피셔는 CPU와 NPU가 점차 GPU와 유사해지며 셋이 수렴하고 있어 SoC 전체 설계에 영향을 준다고 말했다. 인피니언, 케이던스, 지멘스 EDA, 램버스 관계자들은 빠르게 변화하는 AI 모델과 긴 반도체 개발 주기 사이의 시차 때문에 하드웨어-소프트웨어 공동설계, 이기종 컴퓨팅, 확장 가능한 메모리, 보안 내재화가 중요해지고 있다고 설명했다. 램버스의 폴 카라주바는 칩 설계 주기가 제품 출시보다 1년 이상 앞서기 때문에 설계 당시 가정했던 모델과 메모리·전력 조건이 바뀔 수밖에 없다고 지적했다.

Semiconductor Engineering2026-10-01