CFET 4단 적층 구조, 자기발열·기생RC로 스케일링 한계 직면

독일 뮌헨공대(TU Munich)와 인도공과대학 칸푸르(IIT Kanpur) 연구팀이 멀티티어 CFET 설계의 자기발열(SHE)과 기생 효과를 분석한 논문을 발표했다. 연구팀은 나노시트 소자를 수직으로 쌓는 4단 CFET 구조와 기존 2단 CFET 구조를 실험 측정값에 맞춰 보정한 TCAD 모델로 비교했다. TCAD 시뮬레이션을 통해 자기발열로 인한 열 분포와 온도 프로파일을 분석하고, MOL·BEOL 인터커넥트를 포함한 3차원 CMOS 인버터 모델에서 기생 RC 네트워크를 추출했다. 이 연구는 IEEE Journal on Exploratory Solid-State Computational Devices and Circuits에 게재됐다.
이 글에 나온 것
이 글은 원문을 요약한 큐레이션입니다. 제목은 요약에 맞춰 새로 붙였습니다. 수치와 단위는 원문 표기를 유지했습니다. 전체 내용은 원 매체에서 읽어 주세요.원문: Semiconductor Engineering 「Self-Heating And Parasitics Challenge Multi-Tier CFET Scaling (TU Munich, IIT Kanpur)」
Semiconductor Engineering 원문 보기 ↗
