반도체 접합·열제어 기술기업 쿨스가 11월 4일 부산에서 열리는 국제 마이크로전자 패키징 심포지엄(ISMP 2026)에서 고대역폭메모리(HBM)와 광공동패키징(CPO)에 적용할 접합 기술을 발표할 예정이라고 밝혔다. 쿨스는 자체 시험에서 HBM3E 칩의 열압착 본딩 사이클을 7.0초에서 3.4초로 51% 단축했다고 설명했다. 회사는 이 수치가 특정 시험 조건에서 얻은 자체 측정값이며, 양산 공정 전체의 성능 개선을 입증한 것은 아니라고 덧붙였다.
이 글은 원문을 요약한 큐레이션입니다. 제목은 요약에 맞춰 새로 붙였습니다. 수치와 단위는 원문 표기를 유지했습니다. 전체 내용은 원 매체에서 읽어 주세요.원문: 테크42 「[스타트업 안테나] 더인벤션랩 8개사 투자·현대차·기아 바스트 데이터 투자…아론 충전사업·멘탯 AI 검색」
테크42 원문 보기 ↗
글로벌파운드리와 TSMC가 5년간의 제조 협력 계약을 체결해, 글로벌파운드리가 TSMC의 CoWoS-S 패키징에 쓰이는 실리콘 인터포저를 미국에서 생산하기로 했다. 생산은 뉴욕주 몰타 공장에서 이뤄지며, 양산은 2028년 상반기에 본격화될 예정이다. 실리콘 인터포저는 로직 칩렛과 HBM 스택을 고밀도로 연결해 AI·HPC용 멀티다이 프로세서 제작을 돕는 핵심 부품이다. 글로벌파운드리는 TSMC의 공급업체가 아닌 서브컨트랙터로서 고객사별 맞춤 인터포저를 생산하며, 이를 통해 TSMC 고객은 제품을 미국에서 완전히 제조·패키징했다고 표시할 수 있게 된다.
일본 롬세미컨덕터가 반도체 후공정(조립·테스트, OSAT) 외주 활용을 확대한다고 밝혔다. 우선 기존 제품군과 자국 수요를 대상으로 OSAT 외주를 늘려나갈 계획이다. 회사는 웨이퍼 관련 공정은 계속 자체적으로 유지한다는 방침도 함께 전했다.
Semiconductor Engineering은 하이브리드 본딩과 첨단 패키징 공정에서 칩렛, HBM 적층 등 조립 단계까지 누적된 투자 가치를 지키려면 결함을 조기에 찾아내야 한다고 보도했다. 패키지 피처가 작아지면서 전공정 수준의 정밀도가 필요해지고, 입자·크랙·매립 결함·마이크로범프 불균일·본딩 보이드 등 다양한 결함을 표면·측벽·서브표면에서 검사해야 하는 과제가 커지고 있다고 전했다. 이에 따라 고감도 2D 검사, 고속 적외선 서브표면 검사, 3D 계측을 하나의 통합 워크플로우로 결합해 공정 단계별 위험에 대응하는 전략이 필요하다고 설명했다. 특히 하이브리드 본딩용 CMP 표면 준비 단계는 본딩 피치가 좁아질수록 작은 결함도 수율에 영향을 줄 수 있어 검사 민감도와 공정관리 강화가 요구된다고 덧붙였다.
Nordson이 액정폴리머(LCP) 표면 처리에 플라즈마 공정을 적용해 기존 KOH 습식 처리의 대안으로 제시하는 애플리케이션 노트를 공개했다. LCP는 전자·자동차·의료·통신 분야에 쓰이는 고성능 소재지만 표면이 매끄럽고 표면 에너지가 낮아 무전해 구리 도금 시 접착력과 커버리지 확보가 어렵다. 기존에는 강알칼리성인 KOH 처리가 유일한 산업적 해법이었으나 별도 안전 설비와 공정 인프라가 필요해 다수 PCB 제조사가 도입을 꺼려왔다. Nordson은 MaxVIA 플라스마 시스템으로 재료 예열, 홀월 러프닝, 표면 활성화의 3단계 공정을 적용해 KOH 없이도 양호한 도금 커버리지와 접착력을 확인했으며, 처리 시간을 30분으로 줄이면서도 결과를 유지할 수 있음을 보였다.
Semiconductor Engineering은 첨단 반도체의 결함을 찾아내는 각종 검사·테스트 기법이 저마다 사각지대를 갖고 있다고 보도했다. 노드슨 테스트앤인스펙션의 이페인 저우는 전기테스트가 물리적 접촉만 있으면 통과시키기 때문에, 솔더의 보이드·균열·헤드인필로우 같은 결함이 테스트를 통과한 뒤 조기 고장으로 이어질 수 있다고 말했다. 자이스 마이크로스코피의 토마스 로저스는 고해상도 X선 스캔이 느리고 방대한 데이터를 만들어내 생산 현장에서 모든 구조를 전수 검사하기는 비현실적이라고 설명했다. 마이크로트로닉의 마이크 라토라카는 웨이퍼 단위의 거시적 검사가 X선·적외선 등 세부 검사 전에 이상 영역을 걸러내는 1차 점검 역할을 한다고 밝혔다. 테라다인의 엘라이 로스는 결함 신호가 이미 웨이퍼 데이터나 장비 이력 등 서로 다른 데이터에 흩어져 있는 경우가 많다고 지적했다.
2.5D 인터포저, CoWoS, 하이브리드 본딩, 3D 스택킹 등 이종집적 기술이 급격히 확산되면서 공정 램프업의 의미 자체가 바뀌고 있다. 첨단 패키징은 기존 전공정 로직이나 표준 패키징과는 다른 수율 민감도와 결함 메커니즘을 보이지만, 업계는 이를 대규모로 다룰 전용 계측·특성분석·분석 체계를 충분히 갖추지 못한 상태라고 설명한다. 이번 발표는 첨단 패키징의 공정 개발 가속화와 양산 단계 공정관리를 함께 다루는 통합 방법론을 제시한다.
AI·HPC·스마트폰·자동차·네트워킹 기기가 첨단 패키징 기술에 의존도를 높이는 가운데, 결함 검출 중심이던 패키징 공정관리 논의에서 미세한 전기적 조건의 영향이 주목받고 있다. 전통적 검사·계측 방식으로는 포착되지 않는 잔류 전하가 수율, 소자 신뢰성, 공정 일관성에 영향을 줄 수 있다는 것이다. 흡습성 필름과 절연층·기판 조합이 늘면서 건조한 환경에서 잔류·정전기 전하 관리가 중요한 공정 과제로 부상했다. 플라즈마 기반 증착, 세정, 표면처리, 본딩 공정은 웨이퍼와 패널 전역에 국지적 전하 축적을 유발할 수 있으며, Onto Innovation은 웨이퍼 전체 매핑과 패널 단위 고해상도 매핑으로 이러한 불균일과 핫스팟을 식별하는 사례를 제시했다.
반도체 테스트 업계 전문가들은 데이터센터용 코패키지드 옵틱스(CPO)와 니어패키지드 옵틱스(NPO) 테스트가 전자소자 테스트 초기 단계와 비슷한 난제에 직면했다고 밝혔다. 테라다인·어드반테스트·ISE Labs·키사이트 관계자들은 광학소자에는 아직 디자인포테스트(DFT)가 없어 웨이브가이드, 레조네이터, 포토다이오드 등을 개별적으로 테스트해야 한다고 설명했다. 이는 비효율적이며 대량 생산 규모로 확장하기 어렵다는 지적이다. 광학소자는 전자소자보다 미세한 위치 오차에 훨씬 민감해 열이나 휨에 따른 정렬 문제가 특히 까다롭다고 전문가들은 말했다. 업계는 커넥터 설계와 레이저 광원 종류도 아직 확정하지 못한 상태에서 양산용 테스트 장비를 개발하고 있다.